发光二极管外延结构及其制备方法、发光二极管技术

本发明专利技术涉及半导体技术领域，具体公开一种发光二极管外延结构及其制备方法、发光二极管，其中，制备方法包括：提供衬底；在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，所述应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，所述第一调控层为Sc

【技术实现步骤摘要】
发光二极管外延结构及其制备方法、发光二极管


[0001]本专利技术涉及半导体
，尤其涉及一种发光二极管外延结构及其制备方法、发光二极管。

技术介绍

[0002]现有的GaN基发光二极管的外延结构中，其有源区一般采用InGaN量子阱，由于InGaN量子阱与N型GaN层之间存在较大的失配应力，容易引发InGaN量子阱存在In组分并入困难、晶体缺陷多和极化电场大等问题。
[0003]外解决上述问题，现有技术中，通常在N型GaN层与有源区之间插入应力释放层来缓冲有源区的失配应力，常见的应力释放层为InGaN/GaN超晶格层，然而，这种应力释放层无法释放衬底与GaN外延层之间较大的张应力，而张应力的不断累积甚至会导致外延层断裂，此外，由于GaN的晶格扭转能较高，也导致应力释放不充分。

技术实现思路

[0004]本专利技术的目的在于针对已有的技术现状，提供一种发光二极管外延结构及其制备方法、发光二极管，本专利技术在N型GaN层与多量子阱层之间插入应力调控层，可在有效缓解InGaN量子阱与N型GaN层之间存在的失配应力的同时，释放GaN外延层累积的应力，从而有效防止因应力失配所引发的InGaN量子阱存在In组分并入困难、晶体缺陷多和极化电场大等问题以及外延层张应力累积所引发的外延层易断裂的问题，提升多量子阱层中电子与空穴的波函数的空间重叠度，外延结构表面平整度高，裂纹少，可靠性佳，发光效率高。
[0005]为达到上述目的，本专利技术采用如下技术方案：
[0006]首先，本专利技术提供一种发光二极管外延结构的制备方法，包括：
[0007]提供衬底；
[0008]在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
[0009]所述应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，所述第一调控层为Sc
x
Al1‑
x
N层，所述第二调控层为Sc
y
Al
z
Ga1‑
y
‑
z
N/InN超晶格结构层。
[0010]在一些实施例中，所述第一调控层中，0.5≥x≥0.01，所述第二调控层中，0.1≥y≥0.01，0.5≥z≥0.01。
[0011]在一些实施例中，所述Sc
y
Al
z
Ga1‑
y
‑
z
N/InN超晶格结构层包括周期性交替堆叠的Sc
y
Al
z
Ga1‑
y
‑
z
N子层及InN子层，周期数为2个～20个。
[0012]在一些实施例中，所述Sc
x
Al1‑
x
N层的厚度为1nm～100nm，所述Sc
y
Al
z
Ga1‑
y
‑
z
N子层的厚度为5nm～500nm，所述InN子层的厚度为0.5nm～10nm。
[0013]在一些实施例中，所述Sc
y
Al
z
Ga1‑
y
‑
z
N/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:(0.1～10)。
[0014]在一些实施例中，所述Sc
x
Al1‑
x
N层的生长温度为900℃～1100℃，所述Sc
y
Al
z
Ga1‑
y
‑
z
N/InN超晶格结构层的生长温度为800℃～1000℃。
[0015]在一些实施例中，所述多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为6个～12个，所述InGaN量子阱层的生长温度为790℃～810℃，厚度为2nm～5nm，所述AlGaN量子垒层的生长温度为800℃～900℃，厚度为5nm～15nm。
[0016]在一些实施例中，所述缓冲层依次层叠的AlN缓冲层和GaN缓冲层，所述缓冲层的制备步骤如下：
[0017]在衬底上通过PVD溅射工艺溅射AlN缓冲层；
[0018]将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1000℃～1200℃，处理时间为1min～10min。
[0019]其次，本专利技术还提供一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
[0020]再者，本专利技术还提供一种发光二极管，包括上述的发光二极管外延结构的制备方法制备而成的外延结构。
[0021]本专利技术的有益效果在于：
[0022]本专利技术中，在N型GaN层与多量子阱层之间插入应力调控层，且应力调控层设置有第一调控层及第二调控层。其中，第一调控层为Sc
x
Al1‑
x
N层，由于Sc
x
Al1‑
x
N层的晶格常数小于GaN的晶格常数，因此会对GaN外延层产生压应力，缓解GaN外延层对衬底产生的张应力，同时，引入的Sc元素可有效降低GaN的晶轴扭转的势垒和应变弛豫，更好的释放GaN外延层的张应力。其次，第二调控层采用Sc
y
Al
z
Ga1‑
y
‑
z
N/InN超晶格结构层，一方面，由于GaN与ScN的晶格常数相近，因此，第二调控层中的Sc
y
Al
z
Ga1‑
y
‑
z
N子层与第一调控层的Sc
x
Al1‑
x
N层的晶格相差较小，晶格匹配度高，晶体质量得以提升，另一方面，由于Sc
y
Al
z
Ga1‑
y
‑
z
N子层的晶格常数小于InN子层的晶格常数，两层材料层周期性交替堆叠，其张应力与压应力交替变化，有效释放GaN外延层累积的应力，缓解InGaN量子阱与N型GaN层之间存在的失配应力，从而有效防止因应力失配所引发的InGaN量子阱存在In组分并入困难、晶体缺陷多和极化电场大等问题以及外延层张应力累积所引发的外延层易断裂的问题，提升多量子阱层中电子与空穴的波函数的空间重叠度，外延结构表面平整度高，裂纹少，可靠性佳，发光效率高。
附图说明
[0023]图1为本专利技术的发光二极管外延结构的结构示意图。
[0024]图2为本专利技术的发光二极管外延结构的制备方法的流程图。
[0025]图3为本专利技术的发光二极管外延结构的制备方法的步骤S200的流程图。
具体实施方式
[0026]为使本专利技术的目的、技术方案和优点更加清楚，下面对本专利技术作进一步地详细描述。
[0027]首先，参阅图1及图2所示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管外延结构的制备方法，其特征在于，包括：提供衬底；在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，所述应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，所述第一调控层为Sc
x
Al1‑
x
N层，所述第二调控层为Sc
y
Al
z
Ga1‑
y
‑
z
N/InN超晶格结构层。2.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述第一调控层中，0.5≥x≥0.01，所述第二调控层中，0.1≥y≥0.01，0.5≥z≥0.01。3.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述Sc
y
Al
z
Ga1‑
y
‑
z
N/InN超晶格结构层包括周期性交替堆叠的Sc
y
Al
z
Ga1‑
y
‑
z
N子层及InN子层，周期数为2个～20个。4.根据权利要求3所述的发光二极管外延结构的制备方法，其特征在于，所述Sc
x
Al1‑
x
N层的厚度为1nm～100nm，所述Sc
y
Al
z
Ga1‑
y
‑
z
N子层的厚度为5nm～500nm，所述InN子层的厚度为0.5nm～10nm。5.根据权利要求1所述的发光二极管外延结构的制备方法...

【专利技术属性】
技术研发人员：程龙，郑文杰，高虹，刘春杨，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：