放大器及其共模电压的控制方法技术

本公开涉及放大器及其共模电压的控制方法。本申请揭露一种放大器及其共模电压的控制方法。该控制方法包含：依据正端输出信号、负端输出信号及目标共模电压产生控制信号；及将该控制信号耦合至正端电容的第一端及负端电容的第一端，以调整正端P型晶体管及负端P型晶体管的导通程度，或调整正端N型晶体管及负端N型晶体管的导通程度，进而改变共模电压。进而改变共模电压。进而改变共模电压。

【技术实现步骤摘要】
放大器及其共模电压的控制方法


[0001]本申请内容系关于电路，尤指一种放大器及其共模电压的控制方法。

技术介绍

[0002]差动放大器的共模电压若偏离预设值，则会压缩输出动态范围。此外，随着制程的推进，操作电压越来越低，因此，如何在不额外叠接晶体管的情况下，有效地调整放大器的共模电压，已成为本领域亟需解决的问题之一。

技术实现思路

[0003]本申请提供一种放大器，包含：正端P型晶体管；负端P型晶体管；正端N型晶体管，其中该正端P型晶体管和该正端N型晶体管叠接于第一参考电压和第二参考电压之间，该正端N型晶体管的汲极耦接该正端P型晶体管的汲极并输出正端输出信号；负端N型晶体管，其中该负端P型晶体管和该负端N型晶体管叠接于该第一参考电压和该第二参考电压之间，该负端N型晶体管的汲极耦接该负端P型晶体管的汲极并输出负端输出信号；第一正端电容，耦接于该正端P型晶体管的闸极和该正端N型晶体管的闸极之间；第一负端电容，耦接于该负端P型晶体管的闸极和该负端N型晶体管的闸极之间；及第一控制电路，用来依据该正端输出信号、该负端输出信号及该目标共模电压产生第一控制信号至该第一正端电容的第一端及该第一负端电容的第一端；其中该放大器的正端输入信号由该第一正端电容的第二端输入，及该放大器的负端输入信号由该第一负端电容的第二端输入。
[0004]本申请提供一种放大器的共模电压的控制方法，其中该放大器包含：正端P型晶体管；负端P型晶体管；正端N型晶体管，其中该正端P型晶体管和该正端N型晶体管叠接于第一参考电压和第二参考电压之间，该正端N型晶体管的汲极耦接该正端P型晶体管的汲极并输出正端输出信号；负端N型晶体管，其中该负端P型晶体管和该负端N型晶体管叠接于该第一参考电压和该第二参考电压之间，该负端N型晶体管的汲极耦接该负端P型晶体管的汲极并输出负端输出信号；第一正端电容，耦接于该正端P型晶体管的闸极和该正端N型晶体管的闸极之间；及第一负端电容，耦接于该负端P型晶体管的闸极和该负端N型晶体管的闸极之间；其中该放大器的正端输入信号由该第一正端电容的第二端输入，及该放大器的负端输入信号由该第一负端电容的第二端输入；及该控制方法包含：依据该正端输出信号、该负端输出信号及该目标共模电压产生第一控制信号；及将该第一控制信号耦合至该第一正端电容的第一端及该第一负端电容的第一端，以调整该正端P型晶体管及该负端P型晶体管的导通程度，或调整该正端N型晶体管及该负端N型晶体管的导通程度，进而改变该正端输出信号及该负端输出信号的共模电压。
[0005]通过本申请，可以在不额外叠接晶体管的情况下，有效地调整差动放大器的共模电压
附图说明
[0006]在阅读了下文实施方式以及附随图式时，能够最佳地理解本揭露的多种态样。应注意到，根据本领域的标准作业习惯，图中的各种特征并未依比例绘制。事实上，为了能够清楚地进行描述，可能会刻意地放大或缩小某些特征的尺寸。
[0007]图1为本申请的放大器的第一实施例的示意图。
[0008]图2为本申请的放大器的第二实施例的示意图。
[0009]图3为本申请的放大器的第三实施例的示意图。
[0010]图4为本申请的放大器的第四实施例的示意图。
[0011]图5为本申请的放大器的第五实施例的示意图。
具体实施方式
[0012]图1为本申请的放大器的第一实施例的示意图。放大器100为连续时间型式的放大器，包含有由正端P型晶体管PMp、负端P型晶体管PMn、正端N型晶体管NMp、负端N型晶体管NMn、正端电容Cp1、负端电容Cn1及电流源102构成的放大器主体。其中正端P型晶体管PMp、正端N型晶体管NMp及电流源102叠接于参考电压V1和参考电压V2之间；负端P型晶体管PMn、负端N型晶体管NMn及电流源102叠接于参考电压V1和参考电压V2之间。具体来说，正端P型晶体管PMp的汲极耦接正端N型晶体管NMp的汲极；负端P型晶体管PMn的汲极耦接负端N型晶体管NMn的汲极。正端电容Cp1耦接于正端P型晶体管PMp的闸极和正端N型晶体管NMp之间；负端电容Cn1耦接于负端P型晶体管PMn的闸极和负端N型晶体管NMn之间。
[0013]在本实施例中，参考电压V1高于参考电压V2，且参考电压V2为接地电压。放大器100的差动输入信号对包含正端输入信号VIP及负端输入信号VIN，分别耦接至正端N型晶体管NMp的闸极和负端N型晶体管NMn的闸极，以及分别通过正端电容Cp1及负端电容Cn1耦接至正端P型晶体管PMp的闸极和负端P型晶体管PMn的闸极；差动输出信号对包含正端输出信号VOP及负端输出信号VON，分别从正端P型晶体管PMp的汲极和负端P型晶体管PMn的汲极输出。
[0014]一般来说，会在设计之初配置正端N型晶体管NMp、负端N型晶体管NMn、正端P型晶体管PMp和负端P型晶体管PMn的导通能力，使正端输出信号VOP及负端输出信号VON的共模电压维持在目标共模电压VCMR，例如(V1+V2)/2。但现实上，可能由于制程、供应电压或温度的改变，造成正端N型晶体管NMp及负端N型晶体管NMn的导通程度或导通能力高于正端P型晶体管PMp及负端P型晶体管PMn的导通程度或导通能力，使该共模电压远离目标共模电压VCMR。
[0015]因此，在本实施例中，在放大器100中额外设置控制电路104来控制正端P型晶体管PMp及负端P型晶体管PMn的导通程度，举例来说，若控制电路104判断该共模电压过低，则可降低正端P型晶体管PMp及负端P型晶体管PMn的的闸极电压以增强正端P型晶体管PMp及负端P型晶体管PMn的导通程度，来抬高该共模电压；若控制电路104判断该共模电压过高，则进行相反的操作。
[0016]具体来说，控制电路104依据正端输出信号VOP、负端输出信号VON及目标共模电压VCMR产生控制信号S1，控制信号S1通过电阻Rp1及电阻Rn1分别被耦接至正端P型晶体管PMp的闸极及负端P型晶体管PMn的闸极。
[0017]控制电路104可以依据正端输出信号VOP及负端输出信号VON来得到该共模电压，再依据该共模电压和目标共模电压VCMR来估计控制信号S1，其实施方式不限。在某些实施例中，控制电路104可以包含比较器，用来比较该共模电压和目标共模电压VCMR，控制电路104并据以产生控制信号S1。在某些实施例中，控制电路104可以包含积分器，用来对该共模电压和目标共模电压VCMR的差进行积分，控制电路104并据以产生控制信号S1。
[0018]在某些实施例中，正端输入信号VIP及负端输入信号VIN由正端P型晶体管PMp的闸极及负端P型晶体管PMn的闸极输入，而控制信号S1通过电阻Rp1及电阻Rn1分别被耦接至正端N型晶体管NMp的闸极及负端N型晶体管NMn的闸极。也就是该差动输入信号对由正端P型晶体管PMp的闸极及负端P型晶体管PMn的闸极输入，而控制信号S1用来改变电容Cp1和电容Cn1的跨压，进而改变正端N型晶体管NMp及负端N型晶体管NMn的导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种放大器，包含：正端P型晶体管；负端P型晶体管；正端N型晶体管，其中该正端P型晶体管和该正端N型晶体管叠接于第一参考电压和第二参考电压之间，该正端N型晶体管的汲极耦接该正端P型晶体管的汲极并输出正端输出信号；负端N型晶体管，其中该负端P型晶体管和该负端N型晶体管叠接于该第一参考电压和该第二参考电压之间，该负端N型晶体管的汲极耦接该负端P型晶体管的汲极并输出负端输出信号；第一正端电容，耦接于该正端P型晶体管的闸极和该正端N型晶体管的闸极之间；第一负端电容，耦接于该负端P型晶体管的闸极和该负端N型晶体管的闸极之间；及第一控制电路，用来依据该正端输出信号、该负端输出信号及该目标共模电压产生第一控制信号至该第一正端电容的第一端及该第一负端电容的第一端；其中该放大器的正端输入信号由该第一正端电容的第二端输入，及该放大器的负端输入信号由该第一负端电容的第二端输入。2.根据权利要求1所述的放大器，其中该放大器是连续时间放大器，且该放大器另包含正端电阻及负端电阻，其中该第一控制信号通过该正端电阻到达该第一正端电容之该第一端，及该第一控制信号通过该负端电阻到达该第一负端电容之该第一端。3.根据权利要求1所述的放大器，其中该放大器是离散时间放大器，且该放大器另包含第一开关及第二开关，其中该第一控制信号通过该第一开关到达该第一正端电容之该第一端，及该第一控制信号通过该第二开关到达该...

【专利技术属性】
技术研发人员：黄诗雄，洪玮谦，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：