一种新型沟槽肖特基二极管的制备方法技术

本发明专利技术公开一种新型沟槽肖特基二极管的制备方法，包括：提供衬底，在该衬底上依次生长外延层、第一介质层、第二介质层，再通过光刻胶在介质层定义出沟槽位置，后刻蚀出直达外延层的沟槽；横向腐蚀沟槽开口处两侧的第一介质层，使露出开口处两侧外延层的台面；去除第二介质层，对所述台面及沟槽底部进行离子注入形成掺杂区域；去除第一介质层，在整体结构生长栅氧化层，再沉积多晶硅并填满沟槽；在栅氧化层上生长隔离层并刻蚀形成势垒区，后对势垒区注入离子形成轻掺杂区域；在所述隔离层和势垒区上依次沉积肖特基势垒金属层、阳极金属层；最后在衬底底面沉积阴极金属层。本发明专利技术有效提高了器件的反向击穿电压，降低反向漏电流及正向压降。向压降。向压降。

【技术实现步骤摘要】
一种新型沟槽肖特基二极管的制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种新型沟槽肖特基二极管的制备方法。

技术介绍

[0002]TMBS整流器件，其具有沟槽结构，在沟槽内壁具有绝缘层，在沟槽内填充导电材料，从而形成沟槽MOS结构，沟槽MOS结构围绕在肖特基势垒结周围。在器件接反向偏压时，沟槽MOS结构有利于降低肖特基表面的电场强度，抑制了肖特基势垒结随反向偏压增大而势垒高度降低的效应。
[0003]常规TMBS的结构，存在：1、在反向偏置时，在沟槽底部的耗尽层没有横向耗尽层展宽带来的耗尽层宽度增加的效果，所以在沟槽底部存在大电场，常规沟槽TMBS结构的反向击穿通常都发生在这个位置；2、在制造过程中，台面顶部侧面的局部二氧化硅层容易损伤，造成器件反向漏电偏大。

技术实现思路

[0004]为了解决现有技术中存在的上述技术问题，本专利技术公开一种新型沟槽肖特基二极管的制备方法，其具体技术方案如下：一种新型沟槽肖特基二极管的制备方法，包括以下步骤：步骤一，提供第一导电类型的衬底，在该衬底上依次生长外延层、介质层，再通过光刻胶在介质层定义出沟槽位置，后刻蚀出直达外延层的沟槽；其中，所述介质层包括第一介质层和第二介质层；步骤二，采用湿法腐蚀，横向腐蚀沟槽开口处两侧的第一介质层，使露出开口处两侧外延层的台面；步骤三，采用湿法腐蚀去除第二介质层，采用离子注入的方法，对所述台面及沟槽底部进行注入，注入第二导电类型离子，形成第二导电类型掺杂区域；步骤四，采用湿法腐蚀去除第一介质层后，在外延层表面、沟槽的底面和侧壁上生长出栅氧化层，再沉积多晶硅并填满沟槽；步骤五，在栅氧化层上生长隔离层，在隔离层上刻蚀形成势垒区，后对势垒区注入第二导电类型离子且在退火后形成第二导电类型轻掺杂区域；步骤六，在所述隔离层和势垒区上沉积肖特基势垒金属层，在肖特基势垒金属层顶面沉积阳极金属层；步骤七，研磨衬底底面，在衬底底面沉积阴极金属层后完成新型沟槽肖特基二极管的制备。
[0005]进一步的，所述第一导电类型为N型，第二导电类型为P型；所述衬底具体为重掺杂半导体衬底，所述外延层则具体为第一导电类型的轻掺杂半导体外延层；所述第一介质层具体为氮化硅层，第二介质层具体为二氧化硅层。
[0006]进一步的，所述步骤一中的通过光刻胶在介质层定义出沟槽位置，后刻蚀出直达
外延层的沟槽，具体为：在介质层上涂上光刻胶，通过光刻胶定义出沟槽图形，确定沟槽的位置；然后通过干法刻蚀去除未被光刻胶保护的介质层，使露出外延层，即刻蚀出沟槽窗口，再去除光刻胶，将留下来的介质层作为硬掩膜；以硬掩膜为保护，采用干法刻蚀，利用所述沟槽窗口，刻蚀暴露的外延层，在外延层中形成沟槽。
[0007]进一步的，所述步骤四中的沉积多晶硅并填满沟槽，具体为：在沟槽中沉积掺杂的多晶硅并填满以覆盖沟槽中的栅氧化层和所述第二导电类型掺杂区域，若有溢出沟槽的多晶硅，则采用干法刻蚀去除。
[0008]进一步的，所述步骤五中的在隔离层上刻蚀形成势垒区，具体为：在隔离层上涂光刻胶，通过光刻胶定义出开孔位置并刻蚀开设窗口，以形成势垒区；其中的隔离层为绝缘材料。
[0009]本专利技术的优点：1、有效改善沟槽底部电场分布，因在沟槽底部形成有P型掺杂区，相当于沟槽底部增加一个PN结构，在器件反向耗尽时达到扩展电场和改善沟槽底部直角拐角处的峰值电场目的，提高反向击穿电压；2、通过在势垒源区的两边通过离子注入的方式形成P型掺杂区，降低反向漏电流；3、通过在势垒源区离子注入的方式形成P型轻掺杂区，降低反向漏电及正向压降。
附图说明
[0010]图1是本专利技术实施例中经过步骤一的在衬底依次生长外延层、两层介质层后开设出沟槽的截面示意图；图2是本专利技术实施例中过步骤二的对沟槽开口两侧的氮化硅层进行横向湿法腐蚀后的截面示意图；图3是本专利技术实施例中经过步骤三的去除二氧化硅层并注入P型离子形成P型掺杂区域后的截面示意图；图4是本专利技术实施例中经过步骤四的去除氮化硅层再整体生长出栅氧化层后的截面示意图；图5是本专利技术实施例中经过步骤五的生长出隔离层并在形成的势垒区注入P型离子形成P型轻掺杂区域的截面示意图；图6是本专利技术实施例中经过步骤六的依次沉积肖特基势垒金属层和阳极金属层后的截面示意图；图7是本专利技术实施例中经过步骤七的衬底底面沉积阴极金属层完成制备后的截面示意图；图中，1
‑
衬底，2
‑
外延层，3
‑
氮化硅层，4
‑
二氧化硅层，5
‑
沟槽，6
‑
P型掺杂区域，7
‑
栅氧化层，8
‑
多晶硅，9
‑
隔离层，10
‑
P型轻掺杂区域，11
‑
肖特基势垒金属层，12
‑
阳极金属层，13
‑
阴极金属层。
具体实施方式
[0011]为了使本专利技术的目的、技术方案和技术效果更加清楚明白，以下结合说明书附图和实施例，对本专利技术作进一步详细说明。
[0012]本专利技术实施例的一种新型沟槽肖特基二极管的制备方法，包括：步骤一，提供一N型重掺杂半导体衬底1，在该衬底1上生长N型轻掺杂的外延层2；在外延层2上依次生长两层介质层，分别为第一介质层的氮化硅层3和第二介质层的二氧化硅层4；之后在介质层上涂上光刻胶，通过光刻胶在介质上定义出沟槽图形，用于确定后序刻蚀出的沟槽所在位置；然后通过干法刻蚀选择性去除未被光刻胶保护的介质层，即刻蚀出沟槽窗口，再去除光刻胶，将留下来的介质层作为硬掩膜；以硬掩膜为保护，采用干法刻蚀，利用所述沟槽窗口，刻蚀暴露的外延层2，在外延层2中形成沟槽5，如图1所示。
[0013]步骤二，采用湿法腐蚀，利用其横向腐蚀作用，腐蚀沟槽5开口处两侧的氮化硅层3，使露出开口处两侧外延层2的台面，如图2所示。
[0014]步骤三，再采用湿法腐蚀去除二氧化硅层4；采用离子注入的方法，对露出台面及沟槽5底部进行注入，注入P型离子，形成P型掺杂区域6，可降低反向漏电流，如图3所示。
[0015]步骤四，采用湿法腐蚀去除氮化硅层3，后在整个结构生长形成栅氧化层7，具体为在外延层2表面、沟槽5的底面和侧壁上生长形成栅氧化层7；接着在沟槽5中沉积掺杂的多晶硅8并填满以覆盖沟槽5中的栅氧化层7和所述P型掺杂区域6，若有溢出则采用干法刻蚀选择性去除，如图4所示。
[0016]步骤五，在栅氧化层7上生长隔离层9，隔离层9为绝缘材料；在隔离层9上涂光刻胶，通过光刻胶定义出开孔位置，以形成势垒区；对所述势垒区进行注入，注入P型离子，退火后在势垒区形成低掺杂的P型轻掺杂区域10，可降低反向漏电及正向压降，如图5所示。
[0017]步骤六，在所述隔离层9和势垒区上沉积肖特基势垒金属层11，在肖特基势垒金属层11顶面沉积阳极金属层12，如图6所示。
[0018]步骤七，研磨衬底1底面，在衬底1底面沉积阴极金属层13后完成制备，如图7所示。...

【技术保护点】

【技术特征摘要】
1.一种新型沟槽肖特基二极管的制备方法，其特征在于，包括以下步骤：步骤一，提供第一导电类型的衬底，在该衬底上依次生长外延层、介质层，再通过光刻胶在介质层定义出沟槽位置，后刻蚀出直达外延层的沟槽；其中，所述介质层包括第一介质层和第二介质层；步骤二，采用湿法腐蚀，横向腐蚀沟槽开口处两侧的第一介质层，使露出开口处两侧外延层的台面；步骤三，采用湿法腐蚀去除第二介质层，采用离子注入的方法，对所述台面及沟槽底部进行注入，注入第二导电类型离子，形成第二导电类型掺杂区域；步骤四，采用湿法腐蚀去除第一介质层后，在外延层表面、沟槽的底面和侧壁上生长出栅氧化层，再沉积多晶硅并填满沟槽；步骤五，在栅氧化层上生长隔离层，在隔离层上刻蚀形成势垒区，后对势垒区注入第二导电类型离子且在退火后形成第二导电类型轻掺杂区域；步骤六，在所述隔离层和势垒区上沉积肖特基势垒金属层，在肖特基势垒金属层顶面沉积阳极金属层；步骤七，研磨衬底底面，在衬底底面沉积阴极金属层后完成新型沟槽肖特基二极管的制备。2.如权利要求1所述的一种新型沟槽肖特基二极管的制备方法，其特征在于，所述第一导电类型为N型，第二导电类型为P型；所述衬底具体为重掺杂半导...

【专利技术属性】
技术研发人员：徐显修，刘斌凯，张恒源，陈越，龚妮娜，
申请(专利权)人：浙江广芯微电子有限公司，
类型：发明
国别省市：