指令处理方法、处理器及存储介质技术

本公开的至少一实施例提供了一种用于RISC处理器的指令处理方法、RISC处理器及存储介质。该用于RISC处理器的指令处理方法包括：由解码单元接收待执行指令；响应于所述待执行指令为复杂指令类型，由所述解码单元使能状态机基于精简指令集构建与所述待执行指令的功能相对应的指令序列，其中，所述指令序列包括精简指令集的多条精简指令。该用于精简指令集计算机处理器的指令处理方法可以在精简指令集处理器中实现复杂指令以减少代码体积、并且降低了复杂指令的逻辑实现的复杂度，提高了复杂指令的复用性和可移植性。杂指令的复用性和可移植性。杂指令的复用性和可移植性。

【技术实现步骤摘要】
指令处理方法、处理器及存储介质


[0001]本公开的实施例涉及指令处理方法和处理器，并且更具体地，涉及用于精简指令集计算机(RISC)处理器的指令处理方法、RISC处理器及存储介质。

技术介绍

[0002]嵌入式精简指令集计算机(RISC)处理器是一种具有精简指令集的处理器(例如CPU)，例如应用于工控机中。例如，一种RISC处理器具有以下特点：指令系统小；单个时钟周期内可以执行一个或者多个指令；采用标准长度指令；存储器访问只使用加载和存储两个指令等；采用硬布线逻辑控制为主等。

技术实现思路

[0003]本公开的至少一实施例提供了一种用于精简指令集计算机处理器的指令处理方法，包括：由解码单元接收待执行指令；响应于待执行指令为复杂指令类型，由解码单元使能状态机基于精简指令集构建与待执行指令的功能相对应的指令序列，其中，指令序列包括精简指令集的多条精简指令。
[0004]例如，根据本公开的至少一实施例提供的用于精简指令集计算机处理器的指令处理方法，由解码单元使能状态机基于精简指令集构建与待执行指令的功能相对应的指令序列，包括：响应于待执行指令为复杂指令类型，由解码单元输出使能信号，以由使能信号使能状态机基于精简指令集构建与待执行指令的功能相对应的指令序列。
[0005]例如，根据本公开的至少一实施例提供的用于精简指令集计算机处理器的指令处理方法，还包括：响应于接收到使能信号，由状态机输出第一选通信号；响应于接收到第一选通信号，由多路复用单元接收来自状态机的指令序列，并将指令序列的精简指令分别发送到解码单元，以由解码单元指示将指令序列的精简指令提供至执行单元以执行指令序列的精简指令。
[0006]例如，根据本公开的至少一实施例提供的用于精简指令集计算机处理器的指令处理方法，还包括：由状态机在执行指令序列的精简指令被完成之前阻塞取指前端的取指操作。
[0007]例如，根据本公开的至少一实施例提供的用于精简指令集计算机处理器的指令处理方法，还包括：响应于在执行指令序列的精简指令的过程中碰到异常时，由状态机执行异常处理。
[0008]例如，根据本公开的至少一实施例提供的用于精简指令集计算机处理器的指令处理方法，还包括：响应于未接收到使能信号并且状态机为空闲状态，由状态机输出第二选通信号；响应于接收到第二选通信号，由多路复用单元将取指前端传来的待执行指令发送到解码单元。
[0009]例如，根据本公开的至少一实施例提供的用于精简指令集计算机处理器的指令处理方法，状态机包括多个状态分类，多个状态分类基于与待执行指令要执行的操作来选择，
并且其中由使能信号使能状态机基于精简指令集构建与待执行指令的功能相对应的指令序列，包括：根据多个状态分类之间的跳转来构建与待执行指令的功能相对应的指令序列，其中，多个状态分类之间的跳转由待执行指令所解码出的执行信息来控制。
[0010]例如，根据本公开的至少一实施例提供的用于精简指令集计算机处理器的指令处理方法，还包括：响应于待执行指令为精简指令类型，由解码单元将待执行指令提供至执行单元以执行待执行指令。
[0011]本公开的至少一实施例公开了一种精简指令集计算机处理器，包括：解码单元和状态机，其中，解码单元被配置为：接收待执行指令，以及响应于待执行指令为复杂指令类型，使能状态机；状态机被配置为：响应于使能，基于精简指令集构建与待执行指令的功能相对应的指令序列，其中，指令序列包括精简指令集的多条精简指令。
[0012]例如，根据本公开的至少一实施例提供的精简指令集计算机处理器，解码单元还被配置为：响应于待执行指令为复杂指令类型，输出使能信号；状态机还被配置为：响应于使能信号，基于精简指令集构建与待执行指令的功能相对应的指令序列。
[0013]例如，根据本公开的至少一实施例提供的精简指令集计算机处理器，还包括多路复用单元以及执行单元，其中，状态机还被配置为响应于接收到使能信号，输出第一选通信号；多路复用单元被配置为响应于接收到第一选通信号，接收来自状态机的指令序列，并将指令序列的精简指令分别发送到解码单元，以由解码单元指示将指令序列的精简指令提供至执行单元以执行指令序列的精简指令。
[0014]例如，根据本公开的至少一实施例提供的精简指令集计算机处理器，还包括取指前端，并且状态机还被配置为：在执行指令序列的精简指令被完成之前阻塞取指前端的取指操作。
[0015]例如，根据本公开的至少一实施例提供的精简指令集计算机处理器，状态机被配置为：响应于在执行指令序列的精简指令的过程中碰到异常时，执行异常处理。
[0016]例如，根据本公开的至少一实施例提供的精简指令集计算机处理器，还包括多路复用单元，其中，状态机还被配置为响应于未接收到使能信号并且状态机为空闲状态，输出第二选通信号；多路复用单元被配置为响应于接收到第二选通信号，将取指前端传来的待执行指令发送到解码单元。
[0017]例如，根据本公开的至少一实施例提供的精简指令集计算机处理器，状态机包括多个状态分类，多个状态分类基于与待执行指令要执行的操作来选择，并且状态机被配置为根据多个状态分类之间的跳转来构建与待执行指令的功能相对应的指令序列，多个状态分类之间的跳转由待执行指令所解码出的执行信息来控制。
[0018]例如，根据本公开的至少一实施例提供的精简指令集计算机处理器，还包括执行单元，其中，解码单元还被配置为：响应于待执行指令为精简指令类型，将待执行指令提供至执行单元以执行待执行指令。
[0019]本公开的至少一个实施例提供了一种电子装置，包括：处理器；以及存储器，包括一个或多个计算机程序模块；其中，该一个或多个计算机程序模块被存储在存储器中并被配置为由处理器执行以实施根据如上所述的指令处理方法。
[0020]本公开的至少一个实施例提供了一种非瞬时可读存储介质，其上存储有计算机可执行指令，其中，该计算机可执行指令在被处理器执行时，以实施如上所述的指令处理方
法。
[0021]如此，本公开的至少一个实施例提供的用于精简指令集计算机处理器的指令处理方法、精简指令集计算机处理器、电子装置及非瞬时可读存储介质，可以在精简指令集处理器中实现复杂指令以减少代码体积、并且降低了复杂指令的逻辑实现的复杂度，提高了复杂指令的复用性和可移植性。
附图说明
[0022]为了更清楚地说明本公开的实施例的技术方案，下面将对本公开的实施例的附图作简单地介绍。明显地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
[0023]图1示出了根据本公开的实施例的根据本公开的至少一实施例的用于精简指令集计算机处理器的指令处理方法的流程图；
[0024]图2示出了根据本公开的至少一实施例的精简指令集计算机处理器的示意图。
[0025]图3示出了根据本公开的至少一实施例的示例应用场景的示意图。
[0026]图4示出了根据本公开的至少一实施例的关于pop指令的指令生成有限状态机的状态跳转图。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于精简指令集计算机处理器的指令处理方法，包括：由解码单元接收待执行指令；响应于所述待执行指令为复杂指令类型，由所述解码单元使能状态机基于精简指令集构建与所述待执行指令的功能相对应的指令序列，其中，所述指令序列包括精简指令集的多条精简指令。2.根据权利要求1所述的指令处理方法，其中，由所述解码单元使能状态机基于精简指令集构建与所述待执行指令的功能相对应的指令序列，包括：响应于所述待执行指令为复杂指令类型，由所述解码单元输出使能信号，以由所述使能信号使能所述状态机基于精简指令集构建与所述待执行指令的功能相对应的所述指令序列。3.根据权利要求2所述的指令处理方法，还包括：响应于接收到所述使能信号，由所述状态机输出第一选通信号；响应于接收到所述第一选通信号，由多路复用单元接收来自所述状态机的所述指令序列，并将所述指令序列的精简指令分别发送到所述解码单元，以由所述解码单元指示将所述指令序列的精简指令提供至执行单元以执行所述指令序列的精简指令。4.根据权利要求3所述的指令处理方法，还包括：由所述状态机在执行所述指令序列的精简指令被完成之前阻塞取指前端的取指操作。5.根据权利要求3所述的指令处理方法，还包括：响应于在执行所述指令序列的精简指令的过程中碰到异常时，由所述状态机执行异常处理。6.根据权利要求2所述的指令处理方法，还包括：响应于未接收到所述使能信号并且所述状态机为空闲状态，由所述状态机输出第二选通信号；响应于接收到所述第二选通信号，由多路复用单元将取指前端传来的待执行指令发送到所述解码单元。7.根据权利要求2所述的指令处理方法，其中，所述状态机包括多个状态分类，所述多个状态分类基于与所述待执行指令要执行的操作来选择，并且其中由所述使能信号使能所述状态机基于精简指令集构建与所述待执行指令的功能相对应的所述指令序列，包括：根据所述多个状态分类之间的跳转来构建与所述待执行指令的功能相对应的所述指令序列，其中，所述多个状态分类之间的跳转由所述待执行指令所解码出的执行信息来控制。8.根据权利要求1所述的指令处理方法，还包括：响应于所述待执行指令为精简指令类型，由所述解码单元将所述待执行指令提供至执行单元以执行所述待执行指令。9.一种精简指令集计算机处理器，包括：解码单元和状态机，其中，所述解码单元被配置为：接收待执行指令，以及响应于所述待执行指令为复杂指令类型，使能所述状态机；所述状态机被配置为：响应于所述使能，基于精简指令集构建与所述待执行指令的功能相对应的指令序列，其中，所述指令序列包括精简指令集的多条...

【专利技术属性】
技术研发人员：王晓耕，岳航博，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：