沟槽栅功率器件的制作方法及沟槽栅功率器件技术

本发明专利技术提出一种沟槽栅功率器件的制作方法及沟槽栅功率器件，该方法包括：在衬底的正面形成第二通孔，第二通孔中延伸至衬底背面的漏区，因而将漏极引入衬底的正面，因此省去了衬底减薄及背面金属工艺。一方面衬底的厚度可以更薄，进而降低了衬底电阻，获得更低导通电阻的沟槽栅功率器件；另一方面省去了背面减薄工艺和背面金属工艺，使得工艺制程与传统logic工艺制程更容易兼容，而且避免了背面减薄工艺产生的破片等问题，提高了产品良率。同时，省去的背面减薄工艺，也不再需要薄片机台,可节省生产成本。可节省生产成本。可节省生产成本。

【技术实现步骤摘要】
沟槽栅功率器件的制作方法及沟槽栅功率器件


[0001]本专利技术属于半导体制作方法
，尤其涉及一种沟槽栅功率器件的制作方法及沟槽栅功率器件。

技术介绍

[0002]沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快、开关损耗小的特点，广泛应用于各类电源管理及开关转换。随着工业的发展,全球变暖导致气候环境越来越恶劣,各国开始越来越重视节能减碳和可持续发展,因此对于功率MOS器件的功耗及其转换效率要求越来越高,在应用频率不高的情况下,功耗主要由导通损耗决定,导通损耗主要受制于特征导通电阻大小的影响；其中,特征导通电阻越小,导通损耗越小。
[0003]导通电阻包括：沟道电阻、扩散电阻、漂移区的电阻和衬底电阻。衬底的电阻取决于衬底的厚度。现有沟槽栅功率器件，源区和栅区形成在衬底的正面，漏区形成于衬底的背面。衬底重掺杂，漏区直接由减薄后的衬底组成；或者漏区由减薄后的衬底进行背面重掺杂漏注入形成，再进行背面金属工艺。如果衬底过薄，容易因减薄工艺、背面金属工艺产生破片等问题。因此，衬底的厚度受到限制，衬底电阻受衬底厚度影响无法降低，限制了导通电阻的降低。

技术实现思路

[0004]为克服现有技术其中一缺陷，本专利技术提供一种沟槽栅功率器件的制作方法及沟槽栅功率器件。
[0005]本专利技术采用的技术方案为：
[0006]一种沟槽栅功率器件的制作方法，包括以下步骤：
[0007]提供一衬底；
[0008]在所述衬底正面形成外延层；
[0009]在所述外延层中形成沟槽栅，各个所述沟槽栅之间形成沟道区；
[0010]在所述沟道区的表面形成源区；
[0011]在所述衬底背面形成漏区；
[0012]在所述外延层上形成层间介质层，所述层间介质层覆盖所述源区和所述沟槽栅；
[0013]在所述层间介质层中形成穿过所述层间介质层的第一通孔，用导电材料填充所述第一通孔，以形成连接所述源区和所述沟槽栅的第一金属导孔；
[0014]在所述层间介质层上形成第一导电层，图形化所述第一导电层形成栅极和源极，所述源极和栅极与所述第一金属导孔电连接；
[0015]在所述第一导电层上形成第一硬掩膜；
[0016]在所述层间介质层以及所述第一硬掩膜中形成第二通孔，所述第二通孔贯穿外延层；
[0017]用导电材料填充所述第二通孔，从而形成连接所述漏区的第二金属导孔；
[0018]在所述第二金属导孔上方沉积第二导电层，图形化所述第二导电层形成漏极，所述漏极与所述第二金属导孔电连接；
[0019]在所述第二导电层上沉积第二硬掩膜；
[0020]图形化所述第一硬掩膜和所述第二硬掩膜，以暴露所述源极、所述栅极和所述漏极。
[0021]在本申请其中一些实施例中，所述第二通孔直径在10μm以上。
[0022]在本申请其中一些实施例中，所述第二通孔的深度为3
‑
150μm。
[0023]在本申请其中一些实施例中，在以所述导电材料填充所述第二通孔后，将所述第二通孔以外区域的导电材料去除。
[0024]在本申请其中一些实施例中，所述第二通孔填充的导电材料可以是选自Cu,Co,Al，W，Ti，TiN，Ta，TaN中的至少一种。
[0025]本申请还提供一种沟槽栅功率器件的制作方法，包括：
[0026]提供一衬底；
[0027]在所述衬底正面形成外延层；
[0028]在所述外延层中形成沟槽栅，各个所述沟槽栅之间形成沟道区；
[0029]在所述沟道区表面形成源区；
[0030]在所述衬底背面形成漏区；
[0031]在所述外延层上形成层间介质层；
[0032]在所述层间介质层中形成第一通孔及第二通孔，所述第一通孔贯穿所述层间介质层，所述第二通孔贯穿所述外延层；
[0033]以导电材料填充所述第一通孔及所述第二通孔，以使所述第一通孔形成连接所述源区和所述沟槽栅的第一金属导孔，使所述第二通孔形成连接所述漏区的第二金属导孔；
[0034]在所述第一金属导孔及所述第二金属导孔上方沉积导电层；
[0035]图形化所述第一金属导孔上方的所述导电层以形成栅极和源极，图形化所述第二金属导孔上方的所述导电层以形成漏极；
[0036]在所述导电层上沉积硬掩膜；
[0037]图形化所述硬掩模，以暴露所述源极、所述栅极和所述漏极。
[0038]在本申请其中一些实施例中，所述第二通孔直径在10μm以上。
[0039]在本申请其中一些实施例中，所述第二通孔的深度为3
‑
150μm。
[0040]在本申请其中一些实施例中，在以所述导电材料填充所述第一通孔及所述第二通孔后，将所述第一通孔及所述第二通孔以外区域的导电材料去除。
[0041]本申请另一方面提供一种沟道功率器件，包括：
[0042]一衬底；
[0043]外延层，位于所述衬底之上；
[0044]所述外延层中形成有沟槽栅；
[0045]沟道区，位于各个所述沟槽栅之间；
[0046]源区，位于所述沟道区表面；
[0047]所述外延层上设有层间介质层及硬掩膜；所述层间介质层中具有第一通孔及第二通孔，所述第一通孔贯穿所述层间介质层，所述第二通孔贯穿所述外延层；所述第一通孔及
所述第二通孔中填充有导电材料；
[0048]栅极和源极，由形成在所述第一通孔之上的导电层图形化而来；
[0049]漏极，由形成在所述第二通孔之上的导电层图形化而来。
[0050]与现有技术相比，本专利技术的优点和积极效果在于：本申请提供的沟槽栅功率器件的制作方法，在衬底的正面通过第二通孔将漏极引入衬底的正面，因此省去了衬底减薄及背面金属工艺，一方面衬底的厚度可以更薄，另一方面省去了背面减薄工艺和背面金属工艺，进而降低了衬底电阻，获得更低导通电阻的沟槽栅功率器件。
附图说明
[0051]图1为本专利技术一实施例中沟槽栅功率器件的制作方法的步骤剖面示意图，其中衬底正面形成源极和栅极；
[0052]图2为本专利技术一实施例中沟槽栅功率器件的制作方法的步骤剖面示意图，其中第一硬掩膜和层间介质层被打开形成第二通孔；
[0053]图3为本专利技术一实施例中沟槽栅功率器件的制作方法的步骤剖面示意图，其中第二通孔贯穿外延层；
[0054]图4为本专利技术一实施例中沟槽栅功率器件的制作方法的步骤剖面示意图，其中导电材料填充第二通孔；
[0055]图5为本专利技术一实施例中沟槽栅功率器件的制作方法的步骤剖面示意图，其中漏极形成；
[0056]图6为本专利技术一实施例中沟槽栅功率器件的制作方法的步骤剖面示意图，其中第二硬掩膜形成；
[0057]图7为本专利技术一实施例中沟槽栅功率器件的制作方法的步骤剖面示意图，其中第一硬掩膜和第二硬掩膜被打开；
[0058]图8为本专利技术另一实施例中沟槽栅功率器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽栅功率器件的制作方法，其特征在于，包括以下步骤：提供一衬底；在所述衬底正面形成外延层；在所述外延层中形成沟槽栅，各个所述沟槽栅之间形成沟道区；在所述沟道区的表面形成源区；在所述衬底背面形成漏区；在所述外延层上形成层间介质层，所述层间介质层覆盖所述源区和所述沟槽栅；在所述层间介质层中形成穿过所述层间介质层的第一通孔，用导电材料填充所述第一通孔，以形成连接所述源区和所述沟槽栅的第一金属导孔；在所述层间介质层上形成第一导电层，图形化所述第一导电层形成栅极和源极，所述源极和栅极与所述第一金属导孔电连接；在所述第一导电层上形成第一硬掩膜；在所述层间介质层以及所述第一硬掩膜中形成第二通孔，所述第二通孔贯穿外延层；用导电材料填充所述第二通孔，从而形成连接所述漏区的第二金属导孔；在所述第二金属导孔上方沉积第二导电层，图形化所述第二导电层形成漏极，所述漏极与所述第二金属导孔电连接；在所述第二导电层上沉积第二硬掩膜；图形化所述第一硬掩膜和所述第二硬掩膜，以暴露所述源极、所述栅极和所述漏极。2.如权利要求1所述的沟槽栅功率器件的制作方法，其特征在于：所述第二通孔直径在10μm以上。3.如权利要求2所述的沟槽栅功率器件的制作方法，其特征在于：所述第二通孔的深度为3
‑
150μm。4.如权利要求3所述的沟槽栅功率器件的制作方法，其特征在于：在以所述导电材料填充所述第二通孔后，将所述第二通孔以外区域的导电材料去除。5.如权利要求4所述的沟槽栅功率器件的制作方法，其特征在于：所述第二通孔填充的导电材料可以是选自Cu,Co,Al，W，Ti，TiN，Ta，TaN中的至少一种。6.一种沟槽栅功率器件的制作方法，其特征在于，包括：提供一衬底；在所述衬底正面形成...

【专利技术属性】
技术研发人员：任世强，颜天才，吕昆谚，黄任生，杨列勇，陈为玉，
申请(专利权)人：物元半导体技术青岛有限公司，
类型：发明
国别省市：