一种多主机主板及服务器制造技术

本实用新型专利技术涉及主板领域，具体公开一种多主机主板及服务器，主板上设置有第一CPU、第二CPU和OCP连接器；第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接。本实用新型专利技术使用板上走线的形式连接CPU和OCP连接器，避免高速信号损失问题，提高可靠性。提高可靠性。提高可靠性。

【技术实现步骤摘要】
一种多主机主板及服务器


[0001]本技术涉及主板领域，具体涉及一种多主机主板及服务器。

技术介绍

[0002]随着互联网数据不断增加，HPC的需求也在逐步提升，通常CPU资源的不均衡导致了无法满足HPC的需求，通过系统下绑核操作，可缓解CPU资源不均衡的问题，但是，通过物理上的均衡，能够更好的解决不均衡的表现，提升服务器性能，现在应运而生了multi
‑
host模式的网卡，通过网卡连接到不同的CPU port，从物理端更好的实现了均衡，提升服务器整体性能。
[0003]现有技术方案中，为了实现multi
‑
host的模式，通常在主板上增加外接连接器，使用外插slimline X8线缆将连接器与OCP网卡接口相连，将第二CPU的信号引入到OCP接口，与第一CPU的X8信号共同组成multi
‑
host的模式，针对不同项目，需要额外新增线缆。然而，随着PCIE速率越来越快，连接器的劣势将更体现出来，连接器对高速信号的损失也越来越明显，而且连接器的接口在可靠性测试中，也会呈现出一定的问题。

技术实现思路

[0004]为解决上述问题，本技术提供一种多主机主板及服务器，使用板上走线的形式连接CPU和OCP连接器，避免高速信号损失问题，提高可靠性。
[0005]第一方面，本专利技术的技术方案提供一种多主机主板，主板上设置有第一CPU、第二CPU和OCP连接器；
[0006]第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接。
[0007]在一个可选的实施方式中，第一CPU设置有第二PCIE输出端口，第一CPU的第二PCIE输出端口接出板上走线与第二CPU的第一PCIE输出端口的板上走线连接；
[0008]同时第一CPU的第二PCIE输出端口的板上走线，和第二CPU的第一PCIE输出端口的板上走线上设置有高速总线开关；
[0009]高速总线开关与一开关控制器连接。
[0010]在一个可选的实施方式中，开关控制器设置在主板上。
[0011]在一个可选的实施方式中，开关控制器为基板管理控制器。
[0012]在一个可选的实施方式中，高速总线开关为多路复用器。
[0013]在一个可选的实施方式中，OCP连接器为16为数据通道的连接器，其中其第一端口包括8位数据通道，第二端口包括8位数据通道；
[0014]第一CPU的第一PCIE输出端口、第二PCIE输出端口均为8为数据通道输出端口；第二CPU的第一PCIE输出端口为8为数据通道输出端口。
[0015]在一个可选的实施方式中，主板上设置有第一内存和第二内存，第一内存与第一CPU连接，第二内存与第二CPU连接。
[0016]第二方面，本专利技术的技术方案提供一种服务器，配置有上述任一项所述的多主机主板。
[0017]本技术提供的一种多主机主板及服务器，相对于现有技术，具有以下有益效果：第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接，使得CPU与OCP连接器之间通过板上走线的形式连接，免高速信号损失问题，提高可靠性。优选的， 设置高速总线开关实现多主机与单主机的自由切换，提高系统的可用性和可靠性。
附图说明
[0018]为了更清楚的说明本技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是本技术实施例提供的一种多主机主板结构示意图。
[0020]图中，1
‑
第一CPU，2
‑
第二CPU，3
‑
第一内存，4
‑
第二内存，5
‑
第一CPU的第一PCIE输出端口，6
‑
第一CPU的第二PCIE输出端口，7
‑
第二CPU的第一PCIE输出端口，8
‑
主板，9
‑
高速总线开关，10
‑
开关控制器，11
‑
OCP连接器，12
‑
第一端口，13
‑
第二端口。
具体实施方式
[0021]除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
[0022]下面对本技术中出现的关键术语进行解释。
[0023]HPC：High Performance Computing，高性能计算。
[0024]PCIE：peripheral component interconnect express，是一种高速串行计算机扩展总线标准。
[0025]OCP：Open Compute Project，开源计算项目。
[0026]multi
‑
host：多主机。
[0027]single
‑
host：单主机。
[0028]Port：端口。
[0029]BMC：Baseboard Management Controlle，基板管理器。
[0030]为了使本
的人员更好地理解本技术方案，下面结合附图和具体实施方式对本技术作进一步的详细说明。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0031]图1是本技术实施例提供的一种多主机主板8结构示意图，如图1所示，主板8上设置有第一CPU 1、第二CPU 2和OCP连接器11。
[0032]本实施例在PCB板层内增加layout线缆，使得第一CPU 1、第二CPU 2分别与OCP连接器11通过板上走线连接。具体地，第一CPU的第一PCIE输出端口5通过板上走线与OCP连接
器11的第一端口12连接，第二CPU的第一PCIE输出端口7通过板上走线与OCP连接器11的第二端口13连接。
[0033]本实施例使得CPU与OCP连接器11之间通过板上走线的形式连接，免高速信号损失问题，提高可靠性。
[0034]在一个可选的实施方式中，第一CPU 1设置有第二PCIE输出端口，第一CPU的第二PCIE输出端口6接出板上走线与第二CPU的第一PCIE输出端口7的板上走线连接。相应的，同时第一CPU的第二PCIE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多主机主板，其特征在于，主板上设置有第一CPU、第二CPU和OCP连接器；第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接。2.根据权利要求1所述的多主机主板，其特征在于，第一CPU设置有第二PCIE输出端口，第一CPU的第二PCIE输出端口接出板上走线与第二CPU的第一PCIE输出端口的板上走线连接；同时第一CPU的第二PCIE输出端口的板上走线，和第二CPU的第一PCIE输出端口的板上走线上设置有高速总线开关；高速总线开关与一开关控制器连接。3.根据权利要求2所述的多主机主板，其特征在于，开关控制器设置在主板上。4.根据权利要求3所述的多主...

【专利技术属性】
技术研发人员：朱金龙，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：新型
国别省市：