芯片封装组件及其制作方法技术

本申请公开了一种芯片封装组件及其制作方法，芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，桥连布线层设置于扇出布线层的一侧，芯片连接于扇出布线层设置有桥连布线层的一侧，至少两个芯片各有部分引脚连接桥连布线层，以通过桥连布线层连通，芯片其余引脚连接扇出布线层。本技术方案通过在扇出布线层上局部设置桥连布线层，能够实现芯片互连；本制作方法根据芯片引脚位置先确定并制作桥连布线层结构，随后基于桥连布线层的位置制作扇出布线层，从而实现桥连布线层与芯片精准定位连接。连接。连接。

【技术实现步骤摘要】
芯片封装组件及其制作方法


[0001]本申请涉及封装
，特别是涉及一种芯片封装组件及其制作方法。

技术介绍

[0002]目前，芯片性能提升主要是两个方向：一是大芯片，即增加芯片尺寸，从而在芯片上实现更多的功能，这个也叫片上集成系统(System on Chip，SOC)，但芯片尺寸越大，制造成本越高，良率也越难以保证；二是小芯片集成，也叫系统级封装(System in Package，SIP)，就是把多个尺寸较小的芯片通过封装的形式集成在一起，从而提高芯片的整体性能。
[0003]现有技术中的芯片堆叠封装工艺中，最常用的是硅转接板(Si interposer)方法和嵌入式多芯片互连桥接(Embedded Multi
‑
die Interconnect Bridge，EMIB)。与硅转接板相比，嵌入式多芯片互连桥接中使用的硅桥尺寸更小，可以只在需要芯片互连通信的位置增加硅桥，因此设计更灵活；更重要的是，嵌入式多芯片互连桥接将硅桥与芯片的连接整合到了封装基板的制造中，缩短了供应链，更有利于控制整体成本。
[0004]然而，嵌入式多芯片互连桥接也存在着明显的技术挑战，硅桥尺寸较小，且后续对硅桥进行贴装时精度要求高，对位难度大，位置偏移风险高，容易导致芯片桥接不良。

技术实现思路

[0005]本申请提供一种芯片封装组件及其制作方法，能够解决上述硅桥贴装对位不准而导致的芯片桥接不良的问题。
[0006]为解决上述技术问题，本申请提供一种芯片封装组件，芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，桥连布线层设置于扇出布线层的一侧，芯片连接于扇出布线层设置有桥连布线层的一侧，至少两个芯片各有部分引脚连接桥连布线层，以通过桥连布线层连通。
[0007]其中，桥连布线层包括桥连线路和第一绝缘层，第一绝缘层包裹部分桥连线路，桥连线路预留区域与不同的芯片的引脚连接。
[0008]其中，扇出布线层包括扇出线路和第二绝缘层，扇出线路设置于第二绝缘层中，第二绝缘层与桥连布线层连接，与桥连布线层靠近芯片的一侧共面，芯片的另外部分引脚连接扇出线路。
[0009]其中，扇出布线层远离桥连布线层的一侧设置阻焊层，阻焊层覆盖扇出线路和第二绝缘层，预留部分扇出线路的连接点。
[0010]其中，扇出线路远离桥连布线层的一侧连接多个锡球，锡球与外部电路板连接。
[0011]其中，桥连线路与扇出线路连接。
[0012]为解决上述技术问题，本申请提供一种线路板组件，线路板组件包括电路板以及芯片封装组件，芯片封装组件与电路板连接，且芯片封装组件为上文所述的芯片封装组件。
[0013]为解决上述技术问题，本申请提供一种芯片封装组件的制作方法，制作方法包括：获取载板，并在载板上铺设临时键合层；在临时键合层上铺设第一绝缘层，后把第一绝缘层
的预设区域去除；在第一绝缘层上铺设第一导电层，后把第一导电层的预设区域去除，得到桥连线路；再次在桥连线路上铺设第一绝缘层，后将第一绝缘层的预设区域去除,获取桥连布线层；在桥连布线层上铺设第二绝缘层，后对第二绝缘层进行开窗；在第二绝缘层上铺设第二导电层，后制作扇出线路；判断是否需要增加一层扇出线路，若是，则将扇出线路视作上述桥连布线层，重复上述操作至完成扇出线路；若否，则在扇出线路上铺设阻焊层，并对阻焊层的预设部分进行开窗。
[0014]其中，第二绝缘层与桥连布线层靠近芯片的一侧共面。
[0015]其中，桥连布线层朝向芯片一侧的表面积远小于芯片朝向桥连布线层一侧的表面积。
[0016]本申请的有益效果是：区别于现有技术的情况，本申请提供了一种芯片封装组件，芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，桥连布线层设置于扇出布线层的一侧，芯片连接于扇出布线层设置有桥连布线层的一侧，至少两个芯片各有部分引脚连接桥连布线层，以通过桥连布线层连通，芯片其余引脚连接扇出布线层。本技术方案通过在扇出布线层上设置桥连布线层，能够实现芯片互连；本制作方法根据芯片引脚位置先确定并制作桥连布线层结构，随后基于桥连布线层的位置制作扇出线路，从而实现桥连布线层与芯片精准定位连接。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
[0018]图1是本申请提供的芯片封装组件的第一实施例的结构示意图；
[0019]图2是本申请提供的芯片封装组件的制作方法的第一实施例的流程示意图；
[0020]图3是本申请提供的蚀刻桥连线路的流程示意图；
[0021]图4为图2中步骤S104完成后的芯片封装组件截面结构示意图；
[0022]图5为图2中步骤S106完成后的芯片封装组件截面结构示意图；
[0023]图6为图2中步骤S107中添加一层扇出线路后的芯片封装组件截面结构示意图；
[0024]图7是本申请提供的线路板组件的第一实施例的结构示意图。
具体实施方式
[0025]为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本申请实施例的技术方案作进一步的详细描述。
[0026]在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0027]参阅图1，图1是本申请提供的芯片封装组件的第一实施例的结构示意图。本实施例中，芯片封装组件包括多个芯片11、桥连布线层12、扇出布线层13以及锡球14。
[0028]芯片11上设置有多个引脚111。
[0029]桥连布线层12包括桥连线路121和第一绝缘层122，桥连线路121设置于第一绝缘层122中，且部分预留区域暴露于第一绝缘层122远离扇出布线层13的表面，预留区域与部分引脚111连接。
[0030]扇出布线层13包括扇出线路131以及第二绝缘层132，扇出线路131设置于第二绝缘层132中，第二绝缘层132包裹桥连布线层12，暴露部分桥连线路121与其余部分引脚111连接。扇出布线层13的一侧局部设置多个桥连布线层12，扇出布线层13远离桥连布线层12的一侧设置多个锡球14。
[0031]本实施例中，芯片11的部分引脚111通过连接桥连布线层12中的桥连线路121实现多个芯片11互连。芯片11的其他引脚111连接扇出线路131，锡球14与扇出线路131连接，锡球14还与外部电路板连接，从而实现芯片11与外部电路板连接。锡球14还可以换为其他的导电连接件，例如引脚、金属柱等。
[0032]其中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装组件，其特征在于，所述芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，所述桥连布线层设置于所述扇出布线层的一侧，所述芯片连接于所述扇出布线层设置有所述桥连布线层的一侧，至少两个所述芯片各有部分引脚连接所述桥连布线层，以通过所述桥连布线层连通。2.根据权利要求1所述的芯片封装组件，其特征在于，所述桥连布线层包括桥连线路和第一绝缘层，所述第一绝缘层包裹部分所述桥连线路，所述桥连线路预留区域与不同的所述芯片的所述引脚连接。3.根据权利要求1所述的芯片封装组件，其特征在于，所述扇出布线层包括扇出线路和第二绝缘层，所述扇出线路设置于所述第二绝缘层中，所述第二绝缘层与所述桥连布线层连接，与所述桥连布线层靠近所述芯片的一侧共面，所述芯片的另外部分引脚连接所述扇出线路。4.根据权利要求3所述的芯片封装组件，其特征在于，所述扇出布线层远离所述桥连布线层的一侧设置阻焊层，所述阻焊层覆盖所述扇出线路和所述第二绝缘层，预留部分所述扇出线路的连接点。5.根据权利要求3所述的芯片封装组件，其特征在于，所述扇出线路远离所述桥连布线层的一侧连接多个锡球，所述锡球与外部电路板连接。6.根据权利要求3所述的芯片封装组件，其特征在于，所述桥连线路与所述扇出线路连接。7.一种线路板组件，其特征...

【专利技术属性】
技术研发人员：朱凯，缪桦，黄立湘，
申请(专利权)人：深南电路股份有限公司，
类型：发明
国别省市：