三维半导体存储器装置和包括其的电子系统制造方法及图纸

公开了一种三维半导体存储器装置和包括该三维半导体存储器装置的电子系统。该半导体存储器装置可包括：衬底，其包括第一区域和第二区域；多个堆叠件，其包括第一堆叠件和第二堆叠件，每个堆叠件包括衬底上的层间绝缘层和与层间绝缘层交替堆叠的栅电极，并且在第二区域上具有台阶结构；绝缘层，其位于第一堆叠件的台阶结构上；多个竖直沟道结构，其设置在第一区域上以穿透第一堆叠件；以及分离结构，将第一堆叠件和第二堆叠件彼此分离。绝缘层可包括一种或多种掺杂剂，并且绝缘层的掺杂剂浓度可随着距衬底的距离的增加而减小。可随着距衬底的距离的增加而减小。可随着距衬底的距离的增加而减小。

【技术实现步骤摘要】
三维半导体存储器装置和包括其的电子系统
[0001]相关申请的交叉引用
[0002]本申请要求于2022年2月16日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0019997的优先权，该申请中的全部内容以引用的方式并入本文。


[0003]本公开涉及三维半导体存储器装置和包括该三维半导体存储器装置的电子系统，并且具体地，涉及包括竖直沟道结构的非易失性三维半导体存储器装置、制造该三维半导体存储器装置的方法和包括该三维半导体存储器装置的电子系统。

技术介绍

[0004]一种能够存储大量数据的半导体装置可用作电子系统的数据存储部。半导体装置的更高集成度可有益于满足消费者对大数据存储容量、优越性能和廉价价格的需求。在二维或平面半导体装置的情况下，由于它们的集成密度可能取决于单位存储器单元所占据的面积，所以精细图案化技术可能极大地影响集成密度。然而，用于精细图案化的极其昂贵的工艺和/或设备可能限制二维或平面半导体装置的集成密度的增加。因此，最近已经提出了包括三维布置的存储器单元的三维半导体存储器装置。

技术实现思路

[0005]本专利技术构思的实施例提供了一种具有改善的电学和可靠性特性的三维半导体存储器装置以及一种能够简化制造三维半导体存储器装置的工艺的方法。
[0006]本专利技术构思的实施例提供了一种包括三维半导体存储器装置的电子系统。
[0007]根据本专利技术构思的实施例，三维半导体存储器装置可包括：衬底，其包括第一区域和第二区域；多个堆叠件，其包括第一堆叠件和第二堆叠件，每个堆叠件包括层间绝缘层和在衬底上与层间绝缘层交替堆叠的栅电极，并且在第二区域上具有台阶结构；绝缘层，其设置在第一堆叠件的台阶结构上；多个竖直沟道结构，设置在第一区域上以穿透第一堆叠件；以及分离结构，将第一堆叠件和第二堆叠件彼此分离。绝缘层可包括一种或多种掺杂剂，并且绝缘层的掺杂剂浓度可随着距衬底的距离的增加而减小。
[0008]根据本专利技术构思的实施例，三维半导体存储器装置可包括：第一衬底，其包括第一区域和第二区域；外围电路结构，其包括设置在第一衬底上的外围电路晶体管；第二衬底，其设置在外围电路结构上以及第一衬底的第一区域和第二区域上；第二衬底中的下绝缘图案；多个堆叠件，其包括第一堆叠件和第二堆叠件，每个堆叠件包括层间绝缘层在第二衬底上与层间绝缘层交替堆叠的栅电极以及下绝缘图案，并且在第二区域上具有台阶结构；源极结构，其位于第二衬底和第一堆叠件之间；绝缘层，其设置在第一堆叠件的台阶结构上；多个竖直沟道结构，其设置在第一堆叠件的第一区域上，穿透第一堆叠件并与第二衬底接触；多个第一接触插塞，其设置在第二区域上，并且第一接触插塞中的每一个穿透绝缘层、第一堆叠件、源极结构和下绝缘图案之一，分别连接到外围电路结构的第一个外围电路晶
体管并且分别与第一堆叠件的一个栅电极接触；第二接触插塞，其设置在第二区域上以穿透绝缘层并连接到外围电路结构的第二个外围电路晶体管；以及分离结构，其将第一堆叠件和第二堆叠件分离并在第一方向上延伸。分离结构可包括相对的侧表面，所述相对的侧表面中的每一个包括凹部，并且分离结构的相对的侧表面的凹部沿着与第一方向交叉的第二方向彼此对准并且限定窄部，所述窄部具有比所述窄部在第二方向上的相邻部分窄的宽度。绝缘层可包括一种或多种掺杂剂。
[0009]根据本专利技术构思的实施例，一种电子系统可包括三维半导体存储器装置和控制器，该控制器电连接到三维半导体存储器装置并且被配置为控制三维半导体存储器装置。该三维半导体存储器装置可包括：衬底，其包括第一区域和第二区域；多个堆叠件，其包括第一堆叠件和第二堆叠件，每个堆叠件包括衬底上的层间绝缘层和与层间绝缘层交替堆叠的栅电极，并且在第二区域上具有台阶结构；绝缘层，其设置在第一堆叠件的台阶结构上；多个竖直沟道结构，其设置在第一区域上并且穿透第一堆叠件；以及分离结构，将第一堆叠件和第二堆叠件彼此分离。绝缘层可包括一种或多种掺杂剂，并且绝缘层的掺杂剂浓度可随着离衬底的距离的增加而减小。
附图说明
[0010]图1是示出根据本专利技术构思的实施例的包括三维半导体存储器装置的电子系统的示意图。
[0011]图2是示意性地示出根据本专利技术构思的实施例的包括三维半导体存储器装置的电子系统的透视图。
[0012]图3和图4是分别沿图2的线I
‑
I'和I I
‑
I I'截取的截面图，以示出根据本专利技术构思的实施例的包括三维半导体存储器装置的半导体封装件。
[0013]图5是示出根据本专利技术构思的实施例的三维半导体存储器装置的平面图。
[0014]图6、图7和图8是分别沿图5的线I
‑
I'、I I
‑
I I'和I I I
‑
I I I'
[0015]截取的截面图，以示出根据本专利技术构思的实施例的三维半导体存储器装置。
[0016]图9是示出在根据本专利技术构思的实施例的三维半导体存储器装置中的覆盖堆叠件的绝缘层的掺杂浓度的变化的曲线图。
[0017]图10是示出根据本专利技术构思的实施例的三维半导体存储器装置的一部分(例如，图5的A)的放大平面图。
[0018]图11A和图11B是示出根据本专利技术构思的实施例的三维半导体存储器装置的一部分(例如，图6的B)的放大截面图。
[0019]图12是示出根据本专利技术构思的实施例的三维半导体存储器装置并与图5的线I I I
‑
I I I'对应的截面图。
[0020]图13和图14是示出根据本专利技术构思的实施例的三维半导体存储器装置并与图5的线I
‑
I'和I I
‑
I I'对应的截面图。
[0021]图15是示出在根据本专利技术构思的实施例的三维半导体存储器装置中的覆盖堆叠件的绝缘层的掺杂浓度的变化的曲线图。
[0022]图16是示出根据本专利技术构思的实施例的三维半导体存储器装置的平面图。
[0023]图17A、图18A和图19A是示出根据本专利技术构思的实施例的制造三维半导体存储器
装置的方法的平面图。
[0024]图17B、图18B和图19B是分别沿图17A、图18A和图19A的线I
‑
I'截取的截面图，以示出根据本专利技术构思的实施例的制造三维半导体存储器装置的方法。
[0025]图17C是沿图17A的线I I
‑
I I'截取的截面图，以示出根据本专利技术构思的实施例的制造三维半导体存储器装置的方法。
[0026]图18C和图19C是分别沿图18A和图19A的线I I I
‑
I I I'截取的截面图，以示出根据本专利技术构思的实施例的制造三维半导体存储器装置的方法。
具体实施方式
[0027]现在将参照附图更全面地描述本专利技术构思的示例实施例，在附图中示出了示例实施例。
[0028]图1是示出根据本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维半导体存储器装置，包括：衬底，其包括第一区域和第二区域；第一堆叠件和第二堆叠件，每个堆叠件包括在所述衬底上的层间绝缘层和与所述层间绝缘层交替堆叠的栅电极，并且在所述第二区域上具有台阶结构；绝缘层，其位于所述第一堆叠件的所述台阶结构上；多个竖直沟道结构，其位于所述第一区域上以穿透所述第一堆叠件；以及分离结构，其将所述第一堆叠件和所述第二堆叠件彼此分离，其中，所述绝缘层包括一种或多种掺杂剂，并且所述绝缘层的掺杂剂浓度随着距所述衬底的距离的增加而降低。2.如权利要求1所述的三维半导体存储器装置，其中，所述分离结构在第一方向上纵向延伸，并且所述分离结构的侧表面包括沿所述第一方向布置的多个凹部。3.如权利要求1所述的三维半导体存储器装置，其中，所述分离结构具有包括单个绝缘材料的整体结构。4.如权利要求1所述的三维半导体存储器装置，其中，所述绝缘层的掺杂剂浓度随着距所述衬底的距离增加而线性变化。5.如权利要求1所述的三维半导体存储器装置，其中，所述一种或多种掺杂剂包括N、F、P、B、C、Ge、As、Cl和/或Br。6.如权利要求1所述的三维半导体存储器装置，其中，所述绝缘层包括第一掺杂绝缘材料，并且所述层间绝缘层中的每一个包括第二掺杂绝缘材料。7.如权利要求1所述的三维半导体存储器装置，还包括其余部分，所述其余部分位于所述衬底和所述分离结构之间并且包括所述第一堆叠件的所述层间绝缘层的一部分和所述栅电极的一部分，并且所述其余部分具有随着距所述衬底的距离增加而减小的宽度。8.如权利要求7所述的三维半导体存储器装置，其中，所述其余部分的高度小于或等于9.如权利要求1所述的三维半导体存储器装置，其中，所述第一堆叠件包括下堆叠件和上堆叠件，所述下堆叠件包括所述衬底上的下台阶结构，所述上堆叠件包括所述下堆叠件上的上台阶结构，所述绝缘层包括所述下堆叠件的所述下台阶结构上的第一绝缘层和所述上堆叠件的所述上台阶结构上的第二绝缘层，并且所述第一绝缘层和所述第二绝缘层中的每一个中的掺杂剂浓度随着距所述衬底的距离的增加而降低。10.如权利要求9所述的三维半导体存储器装置，其中，所述第一绝缘层的最上部分中的掺杂剂浓度高于所述第二绝缘层的最下部分中的掺杂剂浓度。11.如权利要求9所述的三维半导体存储器装置，其中，所述竖直沟道结构中的每一个的侧表面具有与所述第一绝缘层和所述第二绝缘层之间的界面相邻的台阶部分。12.如权利要求1所述的三维半导体存储器装置，其中，所述分离结构在第一方向上纵向延伸，并且包括所述第一区域上的第一分离结构和位于所述第二区域上并且在所述第一
方向上从所述第一分离结构延伸的第二分离结构，并且所述第二分离结构包括在所述第一方向上延伸的直的侧表面。13.如权利要求12所述的三维半导体存储器装置，其中，所述第二分离结构在垂直于所述第一方向的第二方向上的宽度沿着所述第一方向实质上是均匀的。14.如权利要求1所述的三维半导体存储器装置，还包括在所述衬底和所述第一堆叠件之间的源极结构，其中，所述竖直沟道结构中的每一个包括数据存储图案和所述数据存储图案中的竖直半导体图案，并且所...

【专利技术属性】
技术研发人员：沈昇宰，朴柄善，李在哲，崔大宪，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：