凹槽式栅极结构制造技术

本公开提供一种凹槽式栅极结构。凹槽式栅极结构包括一凹槽结构，其中该凹槽结构包括一基底，具有从该基底的一最上表面延伸到该基底中的一凹槽；一导电特征，填充在该凹槽结构的该凹槽中；一第一功能层，在该导电特征与该凹槽结构之间延伸，并包括一第一元件；一第二功能层，在该第一功能层与该导电特征之间延伸，并包括一第二元件；以及一界面层，沿该第一功能层与该第二功能层之间的一界面延伸，并包括该第一元件及该第二元件。该第一元件及该第二元件。该第一元件及该第二元件。

【技术实现步骤摘要】
凹槽式栅极结构
[0001]本专利技术主张美国第17/671,830及17/672,138号专利申请案的优先权(即优先权日为“2022年2月15日”)，其内容以全文引用的方式并入本专利技术中。


[0002]本公开涉及一种凹槽式栅极结构。尤其涉及一种具有保护层的凹槽式栅极结构。

技术介绍

[0003]导电特征形成在半导体元件中以传输信号。一些导电特征被填入凹槽中，如介电层中的接触孔及基底中的沟槽。此外，功能层也可以在凹槽中形成。功能层将凹槽中的导电特征与周围结构分开，并可提供附加的功能。例如，功能层可以包括阻挡层、黏附层、栅极介电层等。
[0004]随着半导体元件的不断进展，容纳导电特征的凹槽尺寸变得更小。因此，凹槽的长宽比增加。因此，在前几代中，保持功能层的低厚度及高度一致性的同时，在凹槽中形成功能层变得更加困难。
[0005]上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本专利技术的任一部分。

技术实现思路

[0006]在本公开的一个方面提供一种半导体元件。该半导体元件包括：一凹槽结构；一导电特征，填充在该凹槽结构的一凹槽中；一第一功能层，在该导电特征与该凹槽结构之间延伸，并包括一第一元件；一第二功能层，在该第一功能层与该导电特征之间延伸，并包括一第二元件；以及一界面层，沿该第一功能层与该第二功能层之间的一界面延伸，并包括该第一元件及该第二元件。
[0007]在本公开的另一个方面提供一种半导体元件的制备方法。该制备方法包括：形成一凹槽结构；形成一第一功能层，以至少覆盖该凹槽结构该凹槽的一侧壁；形成一第二功能层，以覆盖该第一功能层；执行一快速热处理，以形成沿着该第一功能层与该第二功能层之间的一界面延伸的一界面层；以及形成一导电特征以填充该凹槽。
[0008]上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离随附的权利要求所界定的本公开的精神和范围。
附图说明
[0009]参阅实施方式与权利要求合并考虑附图时，可得以更全面了解本专利技术的公开内
容，附图中相同的元件符号指相同的元件。
[0010]图1是流程图，例示本公开一些实施例的半导体结构的制备方法。
[0011]图2A至图2H是剖视图，例示如图1所示工艺期间各个阶段的结构。
[0012]图3是流程图，例示本公开一些实施例的半导体结构的制备方法。
[0013]图4A至图4F是剖视图，例示如图3所示工艺期间各个阶段的结构。
[0014]附图标记如下：
[0015]10:制备方法
[0016]30:制备方法
[0017]100:基底
[0018]100A:半导体结构
[0019]100B:半导体结构
[0020]102:材料层
[0021]104:绝缘层
[0022]106:侧壁间隙子
[0023]108:黏附层
[0024]110:界面层
[0025]112:界面层
[0026]114:阻挡层
[0027]116:阻挡层
[0028]118:导电特征
[0029]400:基底
[0030]402:介电层
[0031]404:阻挡层
[0032]406:界面层
[0033]408:导电特征
[0034]RS1:凹槽
[0035]RS2:凹槽
[0036]S11:步骤
[0037]S13:步骤
[0038]S15:步骤
[0039]S17:步骤
[0040]S19:步骤
[0041]S21:步骤
[0042]S23:步骤
[0043]S25:步骤
[0044]S31:步骤
[0045]S33:步骤
[0046]S35:步骤
[0047]S37:步骤
[0048]S39:步骤
[0049]S41:步骤
具体实施方式
[0050]现在用具体的语言来描述附图中说明的本公开的实施例，或实例。应理解的是，在此不打算限制本公开的范围。对所描述的实施例的任何改变或修改，以及对本文所描述的原理的任何进一步应用，都应被认为是与本公开内容有关的
的普通技术人员通常会做的。参考数字可以在整个实施例中重复，但这并不旨在一个实施例的特征适用于另一个实施例，即使它们共用相同的参考数字。
[0051]应理解的是，尽管用语第一、第二、第三等在此可用于描述各种元素、部件、区域、层或部分，但这些元素、部件、区域、层或部分不受这些用语的限制。相反，这些用语只是用来区分一个元素、元件、区域、层或部分与另一个区域、层或部分。因此，下面讨论的第一个元素、元件、区域、层或部分可以被称为第二个元素、元件、区域、层或部分而不偏离本专利技术概念的教导。
[0052]本文使用的用语仅用于描述特定的实施例，并不打算局限于本专利技术的概念。正如本文所使用的，单数形式的“一”、“一个”及“该”旨在包括复数形式，除非上下文明确指出。应进一步理解，用语"包括"及"包含"在本说明书中使用时，指出了所述特征、整数、步骤、操作、元素或元件的存在，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、元素、元件或其组。
[0053]当与附图一起阅读时，从下面的详细描述中可以最佳地理解本公开的各方面。应该理解，根据产业标准做法，各种特征没有按比例绘制。事实上，为了讨论清楚，各种特征的尺寸可以任意增加或减少。
[0054]本公开提供一种于半导体元件的制备期间在凹槽中制备导电特征及共形功能层的方法。例如，半导体元件可以是电子存储器(例如，动态随机存取存储器(DRAM))，但本公开不限于半导体元件类型。
[0055]图1是流程图，例示本公开一些实施例的半导体结构100A(如材料层的接触结构)的制备方法10。图2A至图2H是剖视示意图，例示如图1所示工艺期间各个阶段的结构。
[0056]参照图1及图2A，执行步骤S11，并形成凹槽RS1。在一些实施例中，凹槽RS1是由基底100及具有通孔的材料层102定义。基底100可以是半导体晶片，而材料层102可以是形成在半导体晶片上的介电层。根据一些实施例，基底100是硅晶片，而材料层102是氧化硅层。凹槽RS1的制备方法可以包括在材料层102上形成具有开口(未示出)的掩模图案。随后，可使用该掩模图案做为遮光掩膜，在材料层102上执行蚀刻工艺(例如，各向异性蚀刻工艺)，以蚀刻穿过材料层102。因此，具有通孔的材料层102及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种凹槽式栅极结构，包括：一凹槽结构，其中该凹槽结构包括一基底，具有从该基底的一最上表面延伸到该基底中的一凹槽；一导电特征，填充在该凹槽结构的该凹槽中；一第一功能层，在该导电特征与该凹槽结构之间延伸，并包括一第一元件；一第二功能层，在该第一功能层与该导电特征之间延伸，并包括一第二元件；以及一界面层，沿该第一功能层与该第二功能层之间的一界面延伸，并包括该第一元素及该第二元素。2.如权利要求1所述的凹槽式栅极结构，其中该第一功能层是一侧壁间隙子，以横向环绕该导电特征的一下部。3.如权利要求2所述的凹槽式栅极结构，其中该界面层共形地覆盖该第一功能层，并从该凹槽的一底面延伸到比该凹槽结构的一最上表面低的高度。4.如权利要求2所述的凹槽式栅极结构，其中该界面层还包括该第一功能层中的一第三元件。5.如权利要求4所述的凹槽式栅极结构，其中该第一功能层由氮化硅形成，该第二功能层由钛形成，而该界面层由氮化硅钛形成。6.如权利要求2所述的凹槽式栅极结构，还包括一附加界面层，沿着一界面延伸，该界面在该第二功能层与位于该第二功能层下面的该凹槽结构的一部分之间。7.如权利要求...

【专利技术属性】
技术研发人员：苏国辉，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：