半导体结构的制作方法和半导体结构技术

本申请提供了一种半导体结构的制作方法和半导体结构。该方法包括：首先，提供基底，基底包括依次层叠的衬底、外延层以及阶梯栅氧化层，阶梯栅氧化层包括第一栅氧化部和位于第一栅氧化部两侧的第二栅氧化部；之后，在第一栅氧化部的部分裸露表面上以及第二栅氧化部的部分裸露表面上形成依次层叠的栅极以及氧化部；之后，在栅极两侧的外延层中形成有源区，并且至少在栅极的侧面形成侧墙结构；最后，去除氧化部、部分第二栅氧化部以及部分第一栅氧化部，至少使得部分源区和漏区裸露，并且至少在部分源区、漏区以及栅极的裸露表面上形成金属硅化物层。该方法解决了现有技术中源区和漏区上金属硅化物层的宽度具有工艺极限值导致器件大小受限的问题。件大小受限的问题。件大小受限的问题。

【技术实现步骤摘要】
半导体结构的制作方法和半导体结构


[0001]本申请涉及半导体
，具体而言，涉及一种半导体结构的制作方法和半导体结构。

技术介绍

[0002]LDMOS(Laterally Diffused Metal Oxide Semiconductor，侧向扩散金属氧化物半导体)器件中，自对准定义出多晶硅栅极顶部的金属硅化物层的形成区域之后，需要采用一步额外的光刻工艺来定义出源区和漏区的金属硅化物层的形成区域。为了使得对偏误差小，通常形成源区和漏区的金属硅化物层的版图宽度比源区和漏区的版图更小，而源区和漏区的接触孔的版图又小于源区和漏区的金属硅化物层的版图宽度，因此，实际工艺中，源区和漏区金属硅化物层的宽度必须大于某个工艺极限值，该工艺极限值限制了漏端宽度最小值，从而限制的器件的大小。

技术实现思路

[0003]本申请的主要目的在于提供一种半导体结构的制作方法和半导体结构，以解决现有技术中源区和漏区上金属硅化物层的宽度具有工艺极限值导致器件大小受限的问题。
[0004]为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底包括依次层叠的衬底、外延层以及阶梯栅氧化层，所述阶梯栅氧化层包括第一栅氧化部和位于所述第一栅氧化部两侧的第二栅氧化部，所述第一栅氧化部的厚度大于所述第二栅氧化部的厚度；在所述第一栅氧化部的部分裸露表面上以及所述第一栅氧化部一侧的所述第二栅氧化部的部分裸露表面上形成依次层叠的栅极以及氧化部，所述氧化部的厚度小于所述第一栅氧化部的厚度；在所述栅极两侧的所述外延层中形成有源区，并且至少在所述栅极的侧面形成侧墙结构，所述有源区至少包括源区和漏区，所述源区位于所述栅极的远离所述第一栅氧化部的一侧的所述外延层中，所述漏区位于所述第一栅氧化部的远离所述栅极的一侧的所述外延层中；去除所述氧化部、部分所述第二栅氧化部以及部分所述第一栅氧化部，至少使得部分所述源区和所述漏区裸露，并且至少在部分所述源区、所述漏区以及所述栅极的裸露表面上形成金属硅化物层，剩余的所述第一栅氧化部形成第三栅氧化部，剩余的所述第二栅氧化部形成第四栅氧化部。
[0005]进一步地，在所述第一栅氧化部的部分裸露表面上以及所述第一栅氧化部一侧的所述第二栅氧化部的部分裸露表面上形成依次层叠的栅极以及氧化部，包括：在所述基底的裸露表面上形成层叠的栅极层和第一氧化层；去除部分所述第一氧化层和部分所述栅极层，使得所述阶梯栅氧化层的远离所述衬底的部分表面裸露，剩余的所述第一氧化层形成所述氧化部，剩余的所述栅极层形成所述栅极。
[0006]进一步地，在所述栅极两侧的所述外延层中形成有源区，包括：在所述栅极的远离所述第一栅氧化部的一侧的所述外延层中形成沟道区；在所述栅极的靠近所述第一栅氧化部的一侧的所述外延层中形成漂移区；在所述栅极的远离所述第一栅氧化部的一侧的所述
沟道区中形成所述源区；在所述第一栅氧化部的远离所述栅极的一侧的所述漂移区中形成所述漏区；在所述源区的远离所述栅极的一侧的所述沟道区中形成P+区。
[0007]进一步地，去除所述氧化部、部分所述第二栅氧化部以及部分所述第一栅氧化部，至少使得部分所述源区和所述漏区裸露，并且至少在部分所述源区、所述漏区以及所述栅极的裸露表面上形成金属硅化物层，包括：去除所述氧化部、部分所述第二栅氧化部以及部分所述第一栅氧化部，使得所述栅极的远离所述衬底的表面、部分所述源区的远离所述衬底的表面、所述P+区的远离所述衬底的表面、部分所述沟道区的远离所述衬底的表面以及所述漏区的远离所述衬底的表面裸露；在部分所述源区、所述P+区、部分所述沟道区、所述漏区以及所述栅极的裸露表面上形成所述金属硅化物层。
[0008]进一步地，至少在所述栅极的侧面形成侧墙结构，包括：在所述阶梯栅氧化层、所述栅极以及所述氧化部的裸露表面上形成介质结构层；去除部分所述介质结构层，剩余的所述介质结构层形成所述侧墙结构，所述侧墙结构的厚度大于所述栅极的厚度。
[0009]进一步地，在所述阶梯栅氧化层、所述栅极以及所述氧化部的裸露表面上形成介质结构层，包括：在所述阶梯栅氧化层、所述栅极以及所述氧化部的裸露表面上形成依次层叠的氮化层和第二氧化层。
[0010]进一步地，提供基底，包括：提供所述衬底；在所述衬底的表面上形成所述外延层；在所述外延层的远离所述衬底的部分表面上形成所述第一栅氧化部；对所述第一栅氧化部两侧的所述外延层进行热氧化，形成所述第二栅氧化部。
[0011]进一步地，所述第一栅氧化部的厚度范围为
[0012]进一步地，所述氧化部的厚度范围为
[0013]根据本申请的另一方面，提供了一种半导体结构，所述半导体结构采用任一种所述的半导体结构的制作方法制作而成，所述半导体结构包括衬底、外延层、第三栅氧化部、第四栅氧化部、栅极、侧墙结构、有源区以及金属硅化物层，其中，所述外延层位于所述衬底的表面上；所述第三栅氧化部位于所述外延层的远离所述衬底的部分表面上；所述第四栅氧化部位于所述第三栅氧化部一侧的所述外延层的部分表面上；所述栅极位于所述第三栅氧化部的远离所述衬底的部分表面上以及所述第四栅氧化部的远离所述衬底的表面上；所述侧墙结构位于所述栅极的侧面，所述侧墙结构的厚度大于所述栅极的厚度；所述有源区位于所述栅极两侧的所述外延层中，所述有源区至少包括源区和漏区，所述源区位于所述栅极的远离所述第三栅氧化部的一侧的所述外延层中，所述漏区位于所述第三栅氧化部的远离所述栅极的一侧的所述外延层中；所述金属硅化物层至少位于部分所述源区、所述漏区以及所述栅极的远离所述衬底的表面上。
[0014]应用本申请的技术方案，所述半导体结构的制作方法中，首先，提供基底，所述基底包括依次层叠的衬底、外延层以及阶梯栅氧化层，所述阶梯栅氧化层包括第一栅氧化部和位于所述第一栅氧化部两侧的第二栅氧化部，所述第一栅氧化部的厚度大于所述第二栅氧化部的厚度；之后，在所述第一栅氧化部的部分裸露表面上以及所述第一栅氧化部一侧的所述第二栅氧化部的部分裸露表面上形成依次层叠的栅极以及氧化部；之后，在所述栅极两侧的所述外延层中形成有源区，并且至少在所述栅极的侧面形成侧墙结构，所述有源区至少包括源区和漏区，所述源区位于所述栅极的远离所述第一栅氧化部的一侧的所述外延层中，所述漏区位于所述第一栅氧化部的远离所述栅极的一侧的所述外延层中；最后，去
除所述氧化部、部分所述第二栅氧化部以及部分所述第一栅氧化部，至少使得部分所述源区和所述漏区裸露，并且至少在所述源区、所述漏区以及所述栅极的裸露表面上形成金属硅化物层。该方法通过在栅极上形成氧化部，氧化部和外延层表面的部分阶梯栅氧化层一起相当于图形化的掩模层的作用，由于第一栅氧化部的厚度较厚，在后续刻蚀使得源区和漏区裸露的过程中，第一栅氧化部不会被完全刻蚀，可以剩余一定厚度的第一栅氧化部，从而能够在裸露的源区、漏区和栅极上一次形成金属硅化物层，无需采用额外的光刻工艺来定义出源区和漏区上的金属硅化物层的形成区域，因此，对源区和漏区金属硅化物层的宽度没有了限制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供基底，所述基底包括依次层叠的衬底、外延层以及阶梯栅氧化层，所述阶梯栅氧化层包括第一栅氧化部和位于所述第一栅氧化部两侧的第二栅氧化部，所述第一栅氧化部的厚度大于所述第二栅氧化部的厚度；在所述第一栅氧化部的部分裸露表面上以及所述第一栅氧化部一侧的所述第二栅氧化部的部分裸露表面上形成依次层叠的栅极以及氧化部，所述氧化部的厚度小于所述第一栅氧化部的厚度；在所述栅极两侧的所述外延层中形成有源区，并且至少在所述栅极的侧面形成侧墙结构，所述有源区至少包括源区和漏区，所述源区位于所述栅极的远离所述第一栅氧化部的一侧的所述外延层中，所述漏区位于所述第一栅氧化部的远离所述栅极的一侧的所述外延层中；去除所述氧化部、部分所述第二栅氧化部以及部分所述第一栅氧化部，至少使得部分所述源区和所述漏区裸露，并且至少在部分所述源区、所述漏区以及所述栅极的裸露表面上形成金属硅化物层，剩余的所述第一栅氧化部形成第三栅氧化部，剩余的所述第二栅氧化部形成第四栅氧化部。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第一栅氧化部的部分裸露表面上以及所述第一栅氧化部一侧的所述第二栅氧化部的部分裸露表面上形成依次层叠的栅极以及氧化部，包括：在所述基底的裸露表面上形成层叠的栅极层和第一氧化层；去除部分所述第一氧化层和部分所述栅极层，使得所述阶梯栅氧化层的远离所述衬底的部分表面裸露，剩余的所述第一氧化层形成所述氧化部，剩余的所述栅极层形成所述栅极。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述栅极两侧的所述外延层中形成有源区，包括：在所述栅极的远离所述第一栅氧化部的一侧的所述外延层中形成沟道区；在所述栅极的靠近所述第一栅氧化部的一侧的所述外延层中形成漂移区；在所述栅极的远离所述第一栅氧化部的一侧的所述沟道区中形成所述源区；在所述第一栅氧化部的远离所述栅极的一侧的所述漂移区中形成所述漏区；在所述源区的远离所述栅极的一侧的所述沟道区中形成P+区。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，去除所述氧化部、部分所述第二栅氧化部以及部分所述第一栅氧化部，至少使得部分所述源区和所述漏区裸露，并且至少在部分所述源区、所述漏区以及所述栅极的裸露表面上形成金属硅化物层，包括：去除所述...

【专利技术属性】
技术研发人员：冯新，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：