【技术实现步骤摘要】
一种基于标准状态机功能扩展的快速配置寄存器方法
[0001]本专利技术涉及超大规模数字集成电路测试领域,具体涉及一种基于标准状态机功能扩展的快速配置寄存器方法。
技术介绍
[0002]芯粒技术作为芯片算力提升和先进工艺节点遭遇瓶颈的解决方案,通过将不同工艺的模块化、小型化的芯粒堆叠成芯片,以用较低的成本获得较高的性能,同时改善芯片的良率。芯粒技术极具前景,其应用以及面向芯粒的研究越来越广泛。伴随着芯粒低成本、高良率以及高性能等特点,芯粒也存在堆叠芯片内部互连情况复杂、IO数目庞大的问题,给测试带来了极大的挑战。
[0003]针对芯粒绑定后的互连测试问题,目前主流的测试方案都是基于IEEE 1149、IEEE 1687以及IEEE 1838三大标准进行设计并改进,并设计配置电路对改进的功能进行控制。通常为了一致性的需要,配置电路的控制往往采用新增指令或新增状态机状态的方法,但这会大大增加配置时间。例如使用菊花链连接N个芯粒,单芯粒内有k个配置寄存器时,新增指令增加的配置时间至少为O(4N+6)、在新增指令不能满足寄存器配置需要时,新增的配置时间至多为O(4N+kN+6+5),新增状态机状态的配置时间为O(kN+7)。
技术实现思路
[0004]本专利技术的目的在于提供一种基于标准状态机功能扩展的快速配置寄存器方法,本专利技术该方法可以适用于测试问题中广泛场景,用以快速配置相关寄存器。当标准测试结构在特定场景下缺乏测试效率时,往往需要加入配置寄存器,对配置寄存器进行配置会增加额外的时间,本专利技术
【技术保护点】
【技术特征摘要】
1.一种基于标准状态机功能扩展的快速配置寄存器方法,其特征在于,包括如下步骤:步骤1:在定义的配置周期内从TDI端口输入3
’
b000对状态机进行默认配置;步骤2:将指令寄存器配置为双芯粒工作状态,输入8位指令,即在Shift
‑
IR状态下从TDI端口输入8
’
b10101000;步骤3:进行扫描链的配置,配置寄存器链长为4;输入4位配置信号,即在Update
‑
DR、Run
‑
Test/Idle、Select
‑
DR、Capture
‑
DR四个状态下从TDI端口输入4
’
b1001进行配置;步骤4:输入测试数据,对左侧芯粒Chiplet0的扫描链和右侧芯粒Chiplet1的互连输出引脚进行全0信号赋值;其中有24个信号为低有效使能信号;步骤5:全0信号赋值经过Capture
‑
Shift
‑
Update即CSU周期后,测试数据通过互连线从互连的芯粒Chiplet0或Chiplet1的Output引脚赋值到芯粒Chiplet1或Chiplet0的Input引脚,此时扫描链上存储有792位全0数据;步骤6:此时第一次移位赋值更新结束,为保持下一次移位赋值的互连测试状态,在两次移位赋值中经过配置状态时,继续从TDI端口输入4
’
b1001进行配置;步骤7:从TDI端口输入792位测试数据,其中使能信号位赋0,以移出步骤5存储的792位全0数据;此时检验测试数据输出TDO的值是否为步骤5赋值更新后的全0数据;步骤8:数据双向Update后,为保持下一次移位赋值的互连测试状态,在两次移位赋值中经过配置状态时,从TDI端口输入4
’
b1001进行配置,随后从TDI端口输入792位测试向量以移出步骤7存储并Update后的792位数据,输入与步骤7的赋值奇偶相反的向量,并检验测试数据输出TDO的值;步骤9:数据双向Update后,在下一次进入移位赋值状态之前,在最后四个配置状态,即Update
‑
DR、Run
‑
Test/Idle、Select
‑
DR和Capture
‑
DR四个状态,从TDI端口输入4
’
b1001进行配置,以保持互连测试状态,随后从TDI端口输入588位全0测试向量,以移出右侧芯粒Chiplet1的扫描链以及左侧芯粒Chiplet0的互连输入引脚的边界扫描单元存储值;并检验测试数据输出TDO的值;步骤10:编写比较逻辑,期望测试数据输出为TDO_EXP,在非观测TCK周期内,赋TDO_EXP为1
’
bX;每个观测TCK周期内当TDO与TDO...
【专利技术属性】
技术研发人员:魏敬和,章震,殷誉嘉,刘国柱,何健,高营,滕浩然,
申请(专利权)人:中国电子科技集团公司第五十八研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。