一种多芯片扇出型封装结构及封装方法技术

本发明专利技术涉及芯片封装技术领域，具体地说是一种多芯片扇出型封装结构及封装方法。包括第一重新布线层，其特征在于：所述的第一重新布线层一端连接功能芯片组，功能芯片组一侧设有导电结构，导电结构一端连接第二重新布线层，所述的功能芯片组包括第一功能芯片、第二功能芯片，第一功能芯片连接第二功能芯片一端，第二功能芯片另一端通过第一锡球连接第一重新布线层，第一功能芯片一端为凹形结构，第二功能芯片一端为凹形结构相配合的凸形结构，凸形结构表面设有胶水。同现有技术相比，功能芯片背面通过刻蚀形成的凹形、凸形的表面结构，能增大芯片间接触面积，从而使芯片之间在塑封过程中不易受到塑封料的模流冲击而使芯片产生位移。位移。位移。

【技术实现步骤摘要】
一种多芯片扇出型封装结构及封装方法


[0001]本专利技术涉及芯片封装
，具体地说是一种多芯片扇出型封装结构及封装方法。

技术介绍

[0002]为了更进一步的降低芯片成本，提高生产效率，扇出型封装结构应运而生。扇出型封装技术的出现，能进一步提高封装效率，降低封装成本。目前主流的多芯片扇出形封装结构是将多颗芯片水平并排分布并使用塑封工艺将芯片进行包覆，然后进行再布线和植球，形成最终的封装体。但是这样的技术方案存在如下问题：1.塑封过程中塑封料的模流冲击易使芯片之间产生位移，从而影响后续的再布线工艺；2.芯片水平排布，导致最终的封装尺寸较大。

技术实现思路

[0003]本专利技术为克服现有技术的不足，提供一种多芯片扇出型封装结构及封装方法，用于解决现有封装技术中基板封装成本高，芯片在塑封过程中易受到塑封料的模流冲击而产生位移，封装体翘曲较大，封装体尺寸、体积大的问题，从而实现封装体高集成、多功能、小型化，提升系统性能，缩短互联长度，降低整体功耗。
[0004]为实现上述目的，本专利技术设计一种多芯片扇出型封装结构，包括第一重新布线层，其特征在于：所述的第一重新布线层一端连接功能芯片组，功能芯片组一侧设有导电结构，导电结构一端连接第二重新布线层，所述的功能芯片组包括第一功能芯片、第二功能芯片，第一功能芯片连接第二功能芯片一端，第二功能芯片另一端通过第一锡球连接第一重新布线层，第一功能芯片一端为凹形结构，第二功能芯片一端为凹形结构相配合的凸形结构，凸形结构表面设有胶水。
[0005]所述的第一功能芯片包括第一金属层、第一硅层，第一金属层与第二重新布线层电连接，第一硅层连接第二功能芯片。
[0006]所述的第二功能芯片包括第二金属层、第二硅层，第二金属层通过第一锡球与第一重新布线层电连接，第二硅层连接第一功能芯片。
[0007]所述的第一重新布线层与第二重新布线层之间设有第一塑封层。
[0008]所述的第一重新布线层或第二重新布线层一侧设有第二锡球。
[0009]所述的第二重新布线层或第一重新布线层一侧连接第三锡球的一端，第三锡球的另一端连接控制芯片。
[0010]所述的控制芯片外侧设有第二塑封层。
[0011]本专利技术还提供一种多芯片扇出型封装结构的封装方法，包括如下步骤：S1，制备功能芯片组；S2，提供一个载体；S3，在载体表面形成一个分离层；
S4，在分离层上形成第一重新布线层；S5，在第一重新布线层的第二相对表面上键合功能芯片组；S6，塑封，在功能芯片组外侧形成第一塑封层；S7，塑封完成后，通过打磨或者抛光露出第一功能芯片表面焊盘；S8，利用激光钻孔的工艺在第一塑封层内形成深孔，深孔的孔底落在第一重新布线层的第二相对表面上；S9，在深孔里电镀或溅射形成导电结构；S10，在第一塑封层及第一功能芯片表面焊盘上形成第二重新布线层，第二重新布线层分别与导电结构、第一功能芯片表面锡球电连接；S11，在第二重新布线层上形成第二锡球；S12，去掉分离层及载体；S13，在第一重新布线层一侧通过第三锡球电连接控制芯片，并且塑封，形成第二塑封层。
[0012]所述的步骤S4至步骤S13替换为如下步骤：S
‑
4，在分离层上粘结功能芯片组；S
‑
5，塑封，在功能芯片组外侧形成第一塑封层；S
‑
6，塑封完成后，通过打磨或者抛光露出第一功能芯片表面焊盘；S
‑
7，利用激光钻孔的工艺在第一塑封层内形成深孔，深孔的孔底落在分离层上；S
‑
8，在深孔里电镀或溅射形成导电结构；S
‑
9，在第一塑封层及第一功能芯片表面焊盘上形成第二重新布线层，第二重新布线层与导电结构电连接；S
‑
10，在第二重新布线层上粘贴另一分离层、另一载体；S
‑
11，将整体结构翻转，去除分离层及载体；S
‑
12，在第二功能芯片表面形成第一重新布线层，第一重新布线层与第二功能芯片通过第一锡球电连接；S
‑
13，在第一重新布线层上形成第二锡球；S
‑
14，去掉另一分离层、另一载体；S
‑
15，在第二重新布线层一侧通过第三锡球电连接控制芯片，并且塑封，形成第二塑封层。
[0013]所述的步骤S1的具体方法如下：S101，在第一晶圆表面用硅刻蚀工艺将硅面蚀刻成凹形结构；S102，用植球工艺在第二晶圆表面形成第一锡球，再将硅面蚀刻成凸形结构；S103，在凸形结构的凸起部分上涂覆具有填充性的胶水；S104，将第一晶圆与第二晶圆嵌合；S105，两片晶圆键合后切割，形成若干第一功能芯片、第二功能芯片。
[0014]本专利技术同现有技术相比，具有以下有益效果：1.功能芯片背面通过刻蚀形成的凹形、凸形的表面结构，能增大芯片间接触面积，从而使芯片之间在塑封过程中不易受到塑封料的模流冲击而使芯片产生位移，从而影响后续的再布线工艺。
[0015]2.本专利技术采用重新布线层和导电结构实现内部互联，并采用重新布线层代替基板实现外部连接，降低封装的成本。
[0016]3.本专利技术采用三维堆叠封装结构，不但减小了封装水平方向尺寸，榫卯结构嵌入式相连更是进一步减小了封装体总高度。
[0017]4.塑封料厚度相对于常规封装用量减少，由于模塑料和芯片的厚度/体积比是影响产品翘曲度的主要因素，因此随着模塑料体积的减小，可以改善翘曲度。
附图说明
[0018]图1为本专利技术实施例一的结构示意图。
[0019]图2为本专利技术功能芯片组的结构示意图。
[0020]图3为本专利技术功能芯片组的侧面示意图。
[0021]图4为本专利技术第一功能芯片晶圆的示意图。
[0022]图5为本专利技术第一功能芯片的结构示意图。
[0023]图6为本专利技术第一功能芯片的侧面示意图。
[0024]图7为本专利技术第二功能芯片晶圆的示意图。
[0025]图8为本专利技术第二功能芯片的结构示意图。
[0026]图9为图8的俯视图。
[0027]图10为本专利技术第二功能芯片的侧面示意图。
[0028]图11为本专利技术实施例一中步骤S2的示意图。
[0029]图12为本专利技术实施例一中步骤S3的示意图。
[0030]图13为本专利技术实施例一中步骤S4的示意图。
[0031]图14为本专利技术实施例一中步骤S5的示意图。
[0032]图15为本专利技术实施例一中步骤S6的示意图。
[0033]图16为本专利技术实施例一中步骤S7的示意图。
[0034]图17为本专利技术实施例一中步骤S8的示意图。
[0035]图18为本专利技术实施例一中步骤S9的示意图。
[0036]图19为本专利技术实施例一中步骤S10的示意图。
[0037]图20为本专利技术实施例一中步骤S11的示意图。
[0038]图21为本专利技术实施例一中步骤S12的示意图。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片扇出型封装结构，包括第一重新布线层，其特征在于：所述的第一重新布线层（6）一端连接功能芯片组，功能芯片组一侧设有导电结构（9），导电结构（9）一端连接第二重新布线层（10），所述的功能芯片组包括第一功能芯片（2）、第二功能芯片（3），第一功能芯片（2）连接第二功能芯片（3）一端，第二功能芯片（3）另一端通过第一锡球（303）连接第一重新布线层（6），第一功能芯片（2）一端为凹形结构（1501），第二功能芯片（3）一端为凹形结构（1501）相配合的凸形结构（1601），凸形结构（1601）表面设有胶水（304）。2.根据权利要求1所述的一种多芯片扇出型封装结构，其特征在于：所述的第一功能芯片（2）包括第一金属层（203）、第一硅层（204），第一金属层（203）与第二重新布线层（10）电连接，第一硅层（204）连接第二功能芯片（3）。3.根据权利要求1所述的一种多芯片扇出型封装结构，其特征在于：所述的第二功能芯片（3）包括第二金属层（305）、第二硅层（306），第二金属层（305）通过第一锡球（303）与第一重新布线层（6）电连接，第二硅层（306）连接第一功能芯片（2）。4.根据权利要求1所述的一种多芯片扇出型封装结构，其特征在于：所述的第一重新布线层（6）与第二重新布线层（10）之间设有第一塑封层（7）。5.根据权利要求1所述的一种多芯片扇出型封装结构，其特征在于：所述的第一重新布线层（6）或第二重新布线层（10）一侧设有第二锡球（11）。6.根据权利要求1或5所述的一种多芯片扇出型封装结构，其特征在于：所述的第二重新布线层（10）或第一重新布线层（6）一侧连接第三锡球（14）的一端，第三锡球（14）的另一端连接控制芯片（13）。7.根据权利要求1所述的一种多芯片扇出型封装结构，其特征在于：所述的控制芯片（13）外侧设有第二塑封层（12）。8.一种根据权利要求1至7任一项所述的多芯片扇出型封装结构的封装方法，其特征在于：包括如下步骤：S1，制备功能芯片组；S2，提供一个载体（4）；S3，在载体（4）表面形成一个分离层（5）；S4，在分离层（5）上形成第一重新布线层（6）；S5，在第一重新布线层（6）的第二相对表面（604）上键合功能芯片组；S6，塑封，在功能芯片组外侧形成第一塑封层（7）；S7，塑封完成后，通过打磨或者抛光露出第一功能芯片（2）表面焊盘；S8，利用激光钻孔的工艺在第一塑封层（7）内形成深孔（8），深孔（8）的孔底落在第一重新布线层（6）的第二相对表面（604）上；S9，在深孔（8）里电镀或溅射形成导电结构（9）；S10，在第一塑封层...

【专利技术属性】
技术研发人员：王雪婷，李太龙，付永朝，邵滋人，
申请(专利权)人：紫光宏茂微电子上海有限公司，
类型：发明
国别省市：