多通道多道脉冲幅度分析器制造技术

一种多通道多道脉冲幅度分析器，各个通道独立工作，可以进行多个通道的相关性测量，提高了测量的实时性，并具有结构简化扩展灵活的优点。包括：多个脉冲峰检测电路，相对独立工作，接收多路脉冲信号，检测各个峰到达时刻，并分别输出多个甄别信号；多个ＡＤＣ，相对独立工作，启动对所述多路脉冲信号进行Ａ／Ｄ变换，并输出变换数据；多个多道数据存储电路，接收变换数据并进行计数存储；网络传输模块，读取所述存储数据并输出；以及时序控制电路，产生时序信号，用于控制所述各个电路工作时序。

【技术实现步骤摘要】

本专利技术涉及核电子学
，特别涉及核电子学中进行多道脉冲幅度分析的设备。
技术介绍
在研究核辐射这样的具有统计性的物理现象中，经常需要测量其物理信息的概率 分布，例如测量信号幅度的概率分布(幅度谱)和信号产生时间的概率分布(时间谱)等， 在这些核辐射测量中，多道脉冲幅度分析器是对幅度谱进行测量的重要的核电子学设备。多道分析器是将输入信号按照一定的信息参数进行分类、并按所分类别进行多个 道地址存储计数的核仪器。其中，本专利技术涉及的是按输入信号的幅度信息进行分类的多道 脉冲幅度分析器。传统的多道脉冲幅度分析器电路复杂，价格昂贵；在实现多通道测量时，通常使用 多路模拟混合电路加上一路ADC来实现，优点是可以降低成本，但由于多个通道共用一路 ADC，存在处理信号的死时间增大，计数率降低，进行多个通道的相关性测量困难等缺点。
技术实现思路
本专利技术就是针对现有技术的上述缺陷而设计的，其目的在于克服上述现有技术中 存在的缺陷，提供一种用于核电子学中进行多通道多道脉冲幅度分析的设备。为了实现上述专利技术目的，本专利技术采用如下技术方案—种多通道多道脉冲幅度分析器，用于对多个通道的输入信号按幅度信息进行分 类、按所分类别进行多个道地址存储计数、并生成处理数据输出，包括多个脉冲峰检测电路，相对独立工作，接收多路探测器输出并滤波成形的多路脉 冲信号，检测所述多路脉冲信号的各个峰到达时刻，并分别输出与所述各路脉冲对应的多 个甄别信号；多个ADC，相对独立工作，与所述多个脉冲峰检测电路相对应，接收启动信号，启动 对所述多路脉冲信号进行A/D变换，并输出变换数据；多个多道数据存储电路，接收所述多个ADC输出的变换数据并按照道址进行计数 存储；网络传输模块，读取所述多个多道数据存储电路存储的数据并经接口电路输出到 计算机，进行相应的后续数据处理；以及时序控制电路，产生时序信号，用于控制所述多个脉冲峰检测电路、所述多个ADC 电路、所述多个多道数据存储电路的工作时序，所述启动信号是所述时序控制电路根据所述多个脉冲峰检测电路所输出的甄别 信号而产生的。本专利技术具有以下有益效果1.采用相互独立的模拟通道电路(多个脉冲峰检测电路、多个ADC)进行信号处3理，各个通道可以同时工作，降低了死时间，提高了计数率；可以进行多个通道的相关性测量。2.采用高精度的A/D用作低位数的多道模数变换器，改善了多道的微分非线性， 同时简化了多道道宽均勻电路设计。3.如果使用FPGA来产生所述脉冲峰检测电路、ADC的工作时序、按道地址计数存 储的时序，并同时使用FPGA内部的双口 RAM做多道数据的存储，具有电路简化、可扩展性强 的优点。4.使用单片机实现所述网络传输模块读取多通道的多道数据并与计算机通讯，具 有通讯协议简单、使用方便的优点。附图说明图1为本专利技术的实施例的工作原理框图；图2为输入缓冲级和脉冲峰检测电路部分的工作原理图； 图3为脉冲峰保持、A/D变换工作原理图；图4为以FPGA实现时序控制、多通道多道数据存储及网络传输模块的工作原理 图。图5为本专利技术的各个组成电路的工作时序图。图6为本专利技术的多道脉冲幅度分析器测量得到的射线能谱图实例。具体实施例方式以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。现结合附图所示的实施例说明专利技术的多通道多道脉冲幅度分析器如下。图1为本专利技术的实施例的工作原理框图。参看图1，虚线部分构成本专利技术的组成电 路，包括多个脉冲峰检测电路、多个A/D电路、数据存储电路、网络传输模块以及时序控制 电路。所述多个中最典型的为4个，本实施例以4个为例进行说明。4个各通道独立的脉冲峰检测电路0-3，接收来自前级的探测器输出并被前置放 大器和主放大器放大成形的4个通道的脉冲信号。上述脉冲峰检测电路0-3对所接收的4 路脉冲信号的各自的到达峰的时间进行检测，并在到达峰的时刻输出与各个通道脉冲对应 的4组甄别信号。时序控制电路根据上述4组甄别信号产生启动信号输入到后一级的4个 独立工作的A/D电路，从而启动对所述4路脉冲的脉冲峰值幅度进行A/D变换，4路变换数 据被输出到数据存储器中进行道地址计数并存储。在所述存储器中存储的数据被所述网络 传输模块读出并被送往计算机等被进行后续的分析和处理。所述时序控制电路用于产生上述各个电路部分的工作时序信号，所述时序信号用 于控制上述各个电路部分之间协调工作。如上所说的“独立性”的含义在于，4个通道的数据是被独立检测、变换、存储和处 理的，真正做到了实时性，从而使准确地分析各个通道数据的相关性称为可能。图2为输入缓冲电路和峰检测部分的电路原理图。如图2所示，Ul为运算放大器， 连接成跟随器形式，作为输入缓冲级电路。UlA的输出VO被送到采样保持和A/D变换电路； UlB的输出被连接到阈值比较电路和峰检测电路的输入。U4为双比较器，由比较器U4A和U4B构成，分别实现上、下阈值的比较；U2和电容C、电阻R组成的微分电路的输出连接到过 零比较器U3B的输入，共同实现脉冲峰检测功能，在检测到脉冲峰的时刻，输出达峰时刻信 号 PEAK。所述阈值比较电路U4输出的比较结果LT、HT和峰检测电路U2、U4输出的达峰时 刻信号PEAK被送到时序控制电路以产生启动A/D变换的时序信号。A/D变换电路一旦接收 启动信号便对脉冲峰的幅度进行A/D变换。图3为峰保持、A/D变换工作原理图。如图3所示，使用高速采样ADC同时实现峰 保持和A/D变换的功能，高速ADC采样、保持时间仅为几个纳秒，以满足对脉冲峰值进行快 速采样并保持的要求；高精度的A/D用作低位数的多道模数变换器，以得到更好的微分非 线性，实现更好的脉冲幅度谱测量。时序控制电路根据阈值比较的结果和脉冲峰检测电路输出的达峰时刻信号产生 用于A/D变换的控制时序，在检测到脉冲峰值到来的时刻启动A/D变换，A/D变换后的数据 被送到存储器中按道地址进行计数存储。图4为以FPGA实现时序控制、多道数据存储及网络传输模块的工作原理图。本专利技术的特征还在于，以FPGA来实现部分构成电路的功能，具有减少电路规模、 节省空间、降低成本以及设计灵活、可扩展性强等优点。FPGA是英文Field-Programmable Gate Array的缩写，即现场可编程门阵列。它 是这样一种半定制ASIC (专用集成电路)内部有大量的门电路，通过软件编程可以实现这 些门电路不同的连接关系，从而对外就完成了不同的功能，并且这些门电路的连接关系可 以不断用软件来改变。FPGA包括基本的可配置逻辑模块CLB (ConfigurableLogic Block)、 输出输入模块IOB(Input Output Block)、以及内部连线(Interconnect)，随着技术的发 展，一些FPGA还包括了 Block RAM模块、乘法器模块(Multiplier Blocks)、数字时钟管理 模块(Digital Clock Manager Blocks)、嵌入式处理器(EmbeddedProcessor)等等，使得采 用FPGA的电路系统设计更加灵活简单。在本专利技术中，FPGA完成图1中多通道多道数据的存储电路和时序控制电路部分的 功能。FPGA可采用如XILINX的SPARTANII或III系列，该FP本文档来自技高网...

【技术保护点】
一种多通道多道脉冲幅度分析器，用于对多个通道的输入信号按幅度信息进行分类、按所分类别进行多个道地址存储计数、并生成处理数据输出，包括：多个脉冲峰检测电路，相对独立工作，接收多路探测器输出并滤波成形的多路脉冲信号，检测所述多路脉冲信号的各个峰到达时刻，并分别输出与所述各路脉冲对应的多个甄别信号；多个ＡＤＣ，相对独立工作，与所述多个脉冲峰检测电路相对应，接收启动信号，启动对所述多路脉冲信号进行Ａ／Ｄ变换，并输出变换数据；多个多道数据存储电路，接收所述多个ＡＤＣ输出的变换数据并按照道址进行计数存储；网络传输模块，读取所述多个多道数据存储电路存储的数据并经接口电路输出到到计算机，进行相应的后续数据处理；以及时序控制电路，产生时序信号，用于控制所述多个脉冲峰检测电路、所述多个ＡＤＣ电路、所述多个多道数据存储电路的工作时序，所述启动信号是所述时序控制电路根据所述多个脉冲峰检测电路所输出的甄别信号而产生的。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱维彬，李元景，张清军，王清华，李建华，胡洁，
申请(专利权)人：同方威视技术股份有限公司，
类型：发明
国别省市：11[中国|北京]