一种并行帧同步的扰码装置及其解扰码装置制造方法及图纸

一种并行帧同步的扰码装置，该装置包括中，控制单元用于对存储单元中的伪随机序列进行顺序读取，并获取伪随机序列中与并行数据相对应的内容；存储单元用于存储预先设置的伪随机序列，将伪随机序列中与并行数据相对应的内容输入异或单元；异或单元用于将顺序输入的并行数据，依次与从存储单元获取的伪随机序列中与并行数据相对应的内容作异或处理后，输出扰码后的数据。一种并行帧同步的解扰码装置，该装置中，异或单元用于将顺序输入的扰码后的数据，依次与伪随机序列中与扰码后的数据相对应的内容作异或处理后，输出解扰后获得的并行数据。采用本发明专利技术的扰码装置及其解扰码装置，能分别实现扰码和解码，降低了计算复杂度。

【技术实现步骤摘要】

【技术保护点】
一种并行帧同步的扰码装置，其特征在于，该装置包括：存储单元、控制单元、异或单元；其中，　控制单元，用于对存储单元中的伪随机序列进行顺序读取，并获取伪随机序列中与并行数据相对应的内容；　存储单元，用于存储预先设置的所述伪随机序列， 将所述伪随机序列中与并行数据相对应的内容输入异或单元；　异或单元，用于将顺序输入的所述并行数据，依次与从存储单元获取的所述伪随机序列中与并行数据相对应的内容作异或处理后，输出扰码后的数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：时立峰，郭从尧，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]