一种高算力智能视觉核心板制造技术

本实用新型专利技术涉及核心板技术领域，公开了一种高算力智能视觉核心板，包括主处理器，以及分别与主处理器连接的内存单元、存储单元、电源芯片、两个BTB座子；所述两个BTB座子为CON1、CON2，用于引出主处理器的引脚信号。本实用新型专利技术的高算力智能视觉核心板，具有32T@INT4算力、2路4K MIPI视频输入、1路4K HDMI视频输出，有效解决了算力和视频输入输出接口不能并存的问题。的问题。的问题。

【技术实现步骤摘要】
一种高算力智能视觉核心板


[0001]本技术涉及核心板
，特别涉及一种具有高算力、高清晰视频处理及带有视频输入输出接口的高算力智能视觉核心板。

技术介绍

[0002]在智能应用场景日益丰富的今天，对AI产品需求日益增多，高算力智能视觉核心板具有高算力、高清晰视频处理能力，且带有视频输入输出接口，非常适合用于不同形态下的AI视觉产品中。
[0003]随着AI视频产品的更新发展越来越快，为了缩短开发周期、节省开发成本、减低开发难度，越来越多公司利用外购核心板形式来开发产品。高算力智能视觉核心板可以提供整套硬软件支持，为合作伙伴提供全栈式解决方案，非常适合用户需求。
[0004]现在市面上的AI核心板，由于性能不够全面，存在各种问题。如算力高的，没有带有视频输入输出接口，如果产品需要带摄像头输入或者视频显示输出功能只能增加额外的转换芯片，这样就导致二次开发难度增高、成本增高、器件增多、分辨率低、灵活性差等问题。而带有视频输入输出接口的，算力却偏低，处理数据能力不足。

技术实现思路

[0005]为了克服上述现有技术的缺点与不足，本技术提供一种具有高算力、高清晰视频处理及带有视频输入输出接口的高算力智能视觉核心板。
[0006]本技术的核心板，不仅支持通过USB3.0和以太网接入数据的处理，同时支持本地MIPI摄像头视频处理，有效的解决了高算力和视频接口不并存的问题。
[0007]本技术的目的通过下述方案实现：
[0008]一种高算力智能视觉核心板，包括主处理器，以及分别与主处理器连接的内存单元、存储单元、电源芯片、两个BTB座子；所述两个BTB座子为CON1、CON2，用于引出主处理器的引脚信号。
[0009]所述主处理器型号为：AX630A。
[0010]所述BTB座子型号为：DF40HC(3.0)
‑
90DS
‑
0.4V(51)。
[0011]所述主处理器和CON1、CON2引脚连接关系如下：
[0012]CON1的第1脚、第5脚、第7脚、第11脚、第13脚、第17脚、第19脚、第23脚、第25脚分别接到主处理器的AU4脚、AV5脚、AU5脚、AU7脚、AV7脚、AV8脚、AU8脚、AU10脚、AV10脚，为主处理器的HDMI输出接口；
[0013]CON2的第21脚、第23脚、第25脚、第27脚、第30脚、第32脚分别连接到主处理器的1V13脚、1W13脚、1W11脚、1V11脚、1U12脚、1U13脚，为主处理器的SDIO接口；CON2的第53脚、第55脚、第59脚、第61脚、第65脚、第67脚、第71脚、第73脚、第77脚、第79脚、第54脚、第56脚、第60脚、第62脚、第66脚、第68脚、第72脚、第74脚、第78脚、第80脚分别接到主处理器的A17脚、B17脚、B16脚、A16脚、B14脚、A14脚、B7脚、A7脚、B4脚、A4脚、A13脚、B13脚、B11脚、A11脚、
B8脚、A8脚、A10脚、B10脚、B5脚、A5脚，为主处理器MIPI输入接口。
[0014]所述内存单元包括第一LPDDR4、第二LPDDR4。
[0015]所述第一LPDDR4、第二LPDDR4的型号均为：K4UBE3D4AA
‑
MGCL。
[0016]所述主处理器和第一LPDDR4、第二LPDDR4引脚连接关系如下：
[0017]主处理器的1N18脚、1M18脚、1T18脚、1R18脚、1N19脚、1P18脚、1R19脚、1P19脚、AA37脚、AB37脚、1M20脚、1N20脚、AR37脚、AT37脚、1W19脚、1W18脚、1V18脚、1Y20脚、AM37脚、AN37脚、AP37脚、1W20脚、1V20脚、AJ37脚、AG37脚、AF37脚、AD37脚、1U19脚、1U18脚、AL37脚、AK37脚、AH37脚、1T20脚、1R20脚、1H18脚、1J18脚、1E18脚、1F18脚、1H19脚、1G18脚、1F19脚、1G19脚、W37脚、V37脚、1J20脚、1H20脚、D37脚、C37脚、1B19脚、1B18脚、1C18脚、1A20脚、G37脚、F37脚、E37脚、1C20脚、1B20脚、K37脚、L37脚、N37脚、R37脚、1D19脚、1D18脚、J37脚、H37脚、M37脚、1F20脚、1E20脚、U37脚分别连接到第一LPDDR4的H2脚、J2脚、H9脚、H10脚、H11脚、J11脚、H4脚、H3脚、J4脚、J5脚、J8脚、J9脚、B2脚、C2脚、E2脚、F2脚、F4脚、E4脚、C4脚、B4脚、C3脚、D3脚、E3脚、B11脚、C11脚、E11脚、F11脚、F9脚、E9脚、C9脚、B9脚、C10脚、D10脚、E10脚、R2脚、P2脚、R9脚、R10脚、R11脚、P11脚、R4脚、R3脚、P4脚、P5脚、P8脚、P9脚、AA2脚、Y2脚、V2脚、U2脚、U4脚、V4脚、Y4脚、AA4脚、Y3脚、W3脚、V3脚、AA11脚、Y11脚、V11脚、U11脚、U9脚、V9脚、Y9脚、AA9脚、Y10脚、W10脚、V10脚。
[0018]主处理器的1H3脚、1J3脚、1E3脚、1F3脚、1H2脚、1G3脚、1F2脚、1G2脚、V2脚、U2脚、1J1脚、1H1脚、D2脚、C2脚、1B2脚、1B3脚、1C3脚、1A1脚、G2脚、F2脚、E2脚、1C1脚、1B1脚、K2脚、M2脚、N2脚、R2脚、1D2脚、1D3脚、H2脚、J2脚、L2脚、1F1脚、1E1脚、1N3脚、1M3脚、1T3脚、1R3脚、1N2脚、1P3脚、1R2脚、1P2脚、Y2脚、AA2脚、1M1脚、1N1脚、AR2脚、AT2脚、1W2脚、1W3脚、1V3脚、1Y1脚、AM2脚、AN2脚、AP2脚、1W1脚、1V1脚、AJ2脚、AH2脚、AF2脚、AD2脚、1U2脚、1U3脚、AK2脚、AL2脚、AG2脚、1T1脚、1R1脚分别接到第二LPDDR4的H2脚、J2脚、H9脚、H10脚、H11脚、J11脚、H4脚、H3脚、J4脚、J5脚、J8脚、J9脚、B2脚、C2脚、E2脚、F2脚、F4脚、E4脚、C4脚、B4脚、C3脚、D3脚、E3脚、B11脚、C11脚、E11脚、F11脚、F9脚、E9脚、C9脚、B9脚、C10脚、D10脚、E10脚、R2脚、P2脚、R9脚、R10脚、R11脚、P11脚、R4脚、R3脚、P4脚、P5脚、P8脚、P9脚、AA2脚、Y2脚、V2脚、U2脚、U4脚、V4脚、Y4脚、AA4脚、Y3脚、W3脚、V3脚、AA11脚、Y11脚、V11脚、U11脚、U9脚、V9脚、Y9脚、AA9脚、Y10脚、W10脚、V10脚。
[0019]所述存储单元符合EMMC这一内嵌式存储器标准规格。
[0020]所述存储单元的型号为：KLM8G1GETF
‑
B041。
[0021]所述主处理器和存储单元引脚连接关系如下：
[0022]主处理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高算力智能视觉核心板，其特征在于包括主处理器，以及分别与主处理器连接的内存单元、存储单元、电源芯片、两个BTB座子；所述两个BTB座子为CON1、CON2，用于引出主处理器的引脚信号；所述主处理器型号为：AX630A；所述主处理器和CON1、CON2引脚连接关系如下：CON1的第1脚、第5脚、第7脚、第11脚、第13脚、第17脚、第19脚、第23脚、第25脚分别接到主处理器的AU4脚、AV5脚、AU5脚、AU7脚、AV7脚、AV8脚、AU8脚、AU10脚、AV10脚，为主处理器的HDMI输出接口；CON2的第21脚、第23脚、第25脚、第27脚、第30脚、第32脚分别连接到主处理器的1V13脚、1W13脚、1W11脚、1V11脚、1U12脚、1U13脚，为主处理器的SDIO接口；CON2的第53脚、第55脚、第59脚、第61脚、第65脚、第67脚、第71脚、第73脚、第77脚、第79脚、第54脚、第56脚、第60脚、第62脚、第66脚、第68脚、第72脚、第74脚、第78脚、第80脚分别接到主处理器的A17脚、B17脚、B16脚、A16脚、B14脚、A14脚、B7脚、A7脚、B4脚、A4脚、A13脚、B13脚、B11脚、A11脚、B8脚、A8脚、A10脚、B10脚、B5脚、A5脚，为主处理器MIPI输入接口。2.根据权利要求1所述的高算力智能视觉核心板，其特征在于：所述BTB座子型号为：DF40HC(3.0)
‑
90DS
‑
0.4V(51)。3.根据权利要求1所述的高算力智能视觉核心板，其特征在于：所述内存单元包括第一LPDDR4、第二LPDDR4；所述第一LPDDR4、第二LPDDR4的型号均为：K4UBE3D4AA
‑
MGCL；所述主处理器和第一LPDDR4、第二LPDDR4引脚连接关系如下：主处理器的1N18脚、1M18脚、1T18脚、1R18脚、1N19脚、1P18脚、1R19脚、1P19脚、AA37脚、AB37脚、1M20脚、1N20脚、AR37脚、AT37脚、1W19脚、1W18脚、1V18脚、1Y20脚、AM37脚、AN37脚、AP37脚、1W20脚、1V20脚、AJ37脚、AG37脚、AF37脚、AD37脚、1U19脚、1U18脚、AL37脚、AK37脚、AH37脚、1T20脚、1R20脚、1H18脚、1J18脚、1E18脚、1F18脚、1H19脚、1G18脚、1F19脚、1G19脚、W37脚、V37脚、1J20脚、1H20脚、D37脚、C37脚、1B19脚、1B18脚、1C18脚、1A20脚、G37脚、F37脚、E37脚、1C20脚、1B20脚、K37脚、L37脚、N37脚、R37脚、1D19脚、1D18脚、J37脚、H37脚、M37脚、1F20脚、1E20脚、U37脚分别连接到第一LPDDR4的H2脚、J2脚、H9脚、H10脚、H11脚、J11脚、H4脚、H3脚、J4脚、J5脚、J8脚、J9脚、B2脚、C2脚、E2脚、F2脚、F4脚、E4脚、C4脚、B4脚、C3脚、D3脚、E3脚、B11脚、C11脚、E11脚、F11脚、F9脚、E9脚、C9脚、B9脚、C10脚、D10脚、E10脚、R2脚、P2脚、R9脚、R10脚、R11脚、P11脚、R4脚、R3脚、P4脚、P5脚、P8脚、P9脚、AA2脚、Y2脚、V2脚、U2脚、U4脚、V4脚、Y4脚、AA4脚、Y3脚、W3脚、V3脚、AA11脚、Y11脚、V11脚、U11脚、U9脚、V9脚、Y9脚、AA9脚、Y10脚、W10脚、V10脚；主处理器的1H3脚、1J3脚、1E3脚、1F3脚、1H2脚、1G3脚、1F2脚、1G2脚、V2脚、U2脚、1J1脚、1H1脚、D2脚、C2脚、1B2脚、1B3脚、1C3脚、1A1脚、G2脚、F2脚、E2脚、1C1脚、1B1脚、K2脚、M2脚、N2脚、R2脚、1D2脚、1D3脚、H2脚、J2脚、L2脚、1F1脚、1E1脚、1N3脚、1M3脚、1T3脚、1R3脚、1N2脚、1P3脚、1R2脚、1P2脚、Y2脚、AA2脚、1M1脚、1N1脚、AR2脚、AT2脚、1W2脚、1W3脚、1V3脚、1Y1脚、AM2脚、AN2脚、AP2脚、1W1脚、1V1脚、AJ2脚、AH2脚、AF2脚、...

【专利技术属性】
技术研发人员：陈捷，钟凤花，
申请(专利权)人：广州英码信息科技有限公司，
类型：新型
国别省市：