一种碳化硅器件制备工艺和碳化硅MOS器件制造技术

本发明专利技术涉及碳化硅半导体领域，公开一种碳化硅器件制备工艺和碳化硅MOS器件，包括以下结构：N+衬底层；N

【技术实现步骤摘要】
一种碳化硅器件制备工艺和碳化硅MOS器件


[0001]本专利技术涉及碳化硅半导体
，尤其涉及一种碳化硅器件制备工艺和碳化硅MOS器件。

技术介绍

[0002]基于高击穿场强，大禁带宽度，高热导率和高电子饱和漂移速率这些优良的物理和电学特性，SiC成为制造高温﹑大功率﹑低功耗电子器件的理想材料。碳化硅功率器件已成为半导体行业发展的热点方向。运用碳化硅材料制成的功率器件在高频条件下，会产生大量热同时导致电压电流振荡严重，产生较高的dv/dt和di/dt，导致产品出现EMI不合格的情况，影响了碳化硅器件的应用。现有技术中在应用电路中附加电路元器件抑制干扰，包括：1）配置门极电阻Rg：增大门极电阻能有效的增大开关时间并降低电压电流过冲和振荡。增大门极电阻能有效的增大开关时间并降低电压电流过冲和振荡，但由此带来的开关损耗增加不可忽视，通过这一手段解决EMC问题，就无法体现出碳化硅器件的优秀的开关特性，不适用于对碳化硅器件开关特性要求较高的场合。2）配置RC吸收电路：该方案通过在器件漏源极并联RC吸收电路来吸收开关振荡。该方案通过在器件漏源极并联RC吸收电路来吸收开关振荡，属于一种被动解决方案，且增加了过多的元器件不利于产品使用。

技术实现思路

[0003]本专利技术针对现有技术中的缺点，提供一种碳化硅MOS器件。
[0004]为了解决上述技术问题，本专利技术通过下述技术方案得以解决：一种碳化硅MOS器件，包括以下结构：N+衬底层；N
‑
外延层，设于N+衬底层上表面；漏极层，设于N+衬底层下表面；场氧化层，包括第一场氧化层和第二场氧化层，其中第一场氧化层上设有栅极层，第二场氧化层上设有第一金属层；栅极层和第一场氧化层的外部覆盖有第一电容介质层，第一电容介质层上设有第一ILD层；第二场氧化层和第一金属层的外部覆盖有第二电容介质层，第二电容介质层上设有第二金属层，第二金属层外部覆盖有第二ILD层，第二ILD层设于第二电容介质层上表面。
[0005]优选的，碳化硅MOS器件还包括两组N/P嵌套结构，N/P嵌套结构设置于N
‑
外延层上部，两组N/P嵌套结构上表面与第一电容介质层和第一场氧化层接触，其中一N/P嵌套结构与第二电容介质层接触。
[0006]优选的，所述第一场氧化层和第二场氧化层为SiO层。
[0007]优选的，所述第一ILD层和第二ILD层为SiN层。
[0008]优选的，所述第一电容介质层和第二电容介质层为SiO层。
[0009]同时，提供一种碳化硅器件制备工艺，包括以下步骤：1）在碳化硅在N+衬底上生长碳化硅N
‑
外延层；2）沉积场氧化层，并回刻得到第一场氧化层和第二场氧化层；3）通过栅氧、多晶硅淀积回刻在第一场氧化层上表面形成栅极层，在第二场氧化层上表面形成第一金属层；4）淀积电容介质层，回刻，在第一场氧化层和栅极层的外部形成第一电容介质层，在第二场氧化层和第一金属层的外部形成第二介质层；5）在第二电容介质层上制备第二金属层，淀积第一ILD层和第二ILD层并回刻，注孔；6）淀积金属并回刻，完成制备。
[0010]优选的，在生长碳化硅N
‑
外延层后，还包括步骤：在N
‑
外延层注入形成P型阱区，对P型阱区域注入形成N型接触层，形成N/P嵌套结构。
[0011]优选的，电容介质层采用SiO材质。
[0012]优选的，第一ILD层和第二ILD层采用SiN材质。
[0013]本专利技术的有益效果：本专利技术涉及一种新型耐高温抗干扰碳化硅MOS器件结构及制造方法，该方法通过器件结构优化，实现器件内部并联RC至MOS漏源极。进而通过RC来吸收外部信号导致的电压电流振荡。使得在器件使用过程中，dv/dt、di/dt减小，EMI性能提升。
[0014]该结构通过栅极和电容介质层的布图，结合淀积Metal 2和ILD工艺，实现增加MOS结构中并联电容结构，利用电容来吸收外部信号导致的电压电流振荡，进而EMI提升性能。
附图说明
[0015]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0016]图1是一种碳化硅MOS器件的剖视图；图2是一种碳化硅MOS器件的俯视图。
具体实施方式
[0017]下面结合实施例对本专利技术做进一步的详细说明，以下实施例是对本专利技术的解释而本专利技术并不局限于以下实施例。
[0018]名词解释：EMI是EMC电磁兼容标准的一部分，而电磁兼容（EMC）是对电子产品在电磁场方面干扰大小（EMI）和抗干扰能力（EMS）的综合评定，是产品质量重要的指标之一。
[0019]实施例1
[0020]一种碳化硅MOS器件，包括以下结构：N+衬底层100；N
‑
外延层200，设于N+衬底层上表面；漏极层300，设于N+衬底层下表面；
场氧化层，包括第一场氧化层401和第二场氧化层402，其中第一场氧化层401上设有栅极层500，第二场氧化层402上设有第一金属层601；栅极层500和第一场氧化层401的外部覆盖有第一电容介质层301，第一电容介质层301上设有第一ILD层701；第二场氧化层402和第一金属层601的外部覆盖有第二电容介质层302，第二电容介质层302上设有第二金属层602，第二金属层602外部覆盖有第二ILD层702，且第二ILD层702设于第二电容介质层302上表面。
[0021]金属连接层800，金属连接层800连接栅极层500、源极层900、第一金属层和第二金属层。
[0022]还包括两组N/P嵌套结构，N/P嵌套结构设置于N
‑
外延层上部，两组N/P嵌套结构上表面与第一电容介质层和第一场氧化层接触，其中一N/P嵌套结构与第二电容介质层接触，N/P嵌套结构上设有源极层，源极层900设于N型接触层上表面。
[0023]其中，第一场氧化层401和第二场氧化层402为SiO层。第一ILD层701和第二ILD层702为SiN层。第一电容介质层301和第二电容介质层302为SiO层。其中电容介质层301、302的介电常数为3.9~4.5，可通过工艺优化调整介电常数和膜厚，进一步可以通过电路设计优化调整电容介质层301、302的面积，进而精确获得设计所需电容大小在50~100nF。
[0024]实施例2
[0025]一种碳化硅器件制备工艺，包括以下步骤：1）在碳化硅在N+衬底上生长碳化硅N
‑
外延层；2）沉积场氧化层，并回刻得到第一场氧化层和第二场氧化层；3）通过栅氧、多晶硅淀积回刻在第一场氧化层上表面形成栅极层，在第二场氧化层上表面形成第一金属层；4）淀积电容介质层，回刻，在第一场氧化层和栅极层的外部形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅器件制备工艺，其特征在于，包括以下步骤：1)在碳化硅在N+衬底上生长碳化硅N
‑
外延层；2)沉积场氧化层，并回刻得到第一场氧化层和第二场氧化层；3)通过栅氧、多晶硅淀积回刻在第一场氧化层上表面形成栅极层，在第二场氧化层上表面形成第一金属层；4)淀积电容介质层，回刻，在第一场氧化层和栅极层的外部形成第一电容介质层，在第二场氧化层和第一金属层的外部形成第二介质层；5)在第二电容介质层上制备第二金属层，淀积第一ILD层和第二ILD层并回刻，注孔；6)淀积金属并回刻，完成制备。2.根据权利要求1所述的一种碳化硅器件制备工艺，其特征在于，在生长碳化硅N
‑
外延层后，还包括步骤：在N
‑
外延层注入形成P型阱区，对P型阱区域注入形成N型接触层，形成N/P嵌套结构，N/P嵌套结构上设有源极层，所述源极层设于N型接触层上表面。3.根据权利要求1所述的一种碳化硅器件制备工艺，其特征在于，电容介质层采用SiO材质。4.根据权利要求1所述的一种碳化硅器件制备工艺，其特征在于，第一ILD层和第二ILD层采用SiN材质。5.一种碳化硅MOS器件，其特征在于，包...

【专利技术属性】
技术研发人员：王洋，
申请(专利权)人：海科嘉兴电力科技有限公司，
类型：发明
国别省市：