单芯片校准系统及方法技术方案

本发明专利技术公开了一种单芯片校准系统及方法，包括电子设备、ALPG和校准设备，电子设备连接ALPG，ALPG连接芯片，芯片与校准设备连接，每个芯片包括多个IO口，多个IO口中包括多组IO口，多组IO口中第n组IO口中包括第2n

【技术实现步骤摘要】
单芯片校准系统及方法


[0001]本专利技术涉及于芯片测试
，特别是涉及单芯片校准系统及方法。

技术介绍

[0002]自动测试设备(Automatic Test Equipment，ATE)是一种通过计算机和专用设备对集成电路进行自动化测试的系统。
[0003]在半导体芯片测试领域，在测试过程中，由于以下几点原因，芯片内的各个IO口需要进行同步校准：
[0004](1)确保测试精度和一致性：通过同步校准，可以确保芯片内的各个IO口在进行测试时能够同时进行，以获得更高的测试精度和一致性；
[0005](2)提高测试效率和速度：通过同步校准，可以降低测试时间和成本，提高测试效率和速度。因为同步校准可以减少芯片内信号传输的时序偏移，从而提高测试裕度；
[0006](3)保证测试的可靠性：通过同步校准，可以保证测试的可靠性。因为同步校准可以降低芯片信号传输的时序误差，从而减少测试误差和失败率，提高测试的可靠性。
[0007]综上，在半导体芯片测试领域，各个IO口的同步校准非常重要，可以提高测试精度、一致性、效率、速度和可靠性，从而为芯片制造商提供更好的测试结果和服务。
[0008]现有技术中，通常利用锁相环和延迟线，使用芯片内部的时钟信号对芯片内部的各个IO口进行同步校准，然而，在实际的应用场景中，由于各种环境因素的干扰，时钟信号稳定性差，导致校准误差增大。

技术实现思路

[0009]本专利技术的主要目的在于提供一种单芯片校准系统及方法，旨在解决现有技术中在实际的应用场景中，由于各种环境因素的干扰，时钟信号稳定性差，导致校准误差增大的技术问题。
[0010]为了实现上述目的，本专利技术第一方面提供了一种单芯片校准系统，包括电子设备、ALPG和校准设备，电子设备连接ALPG，ALPG连接芯片，芯片与校准设备连接，每个芯片包括多个IO口，多个IO口中包括多组IO口，多组IO口中第n组IO口中包括第2n
‑
1个IO口、第2n个IO口、第2n+1个IO口和第2n+2个IO口，n为正整数，第2n
‑
1个IO口、第2n个IO口、第2n+1个IO口和第2n+2个IO口彼此相邻，校准设备包括第一校准设备和第二校准设备，其中：
[0011]电子设备，用于向ALPG发送第一控制信号，第一控制信号用于ALPG向芯片发送第一校准信号，第一校准信号用于芯片通过第2n
‑
1个IO口向第一校准设备发送第一校准信号；
[0012]第一校准设备，用于通过第2n个IO口向芯片发送第一校准信号；
[0013]电子设备，还用于向ALPG发送第二控制信号，第二控制信号用于ALPG向芯片发送第二校准信号，第二校准信号用于芯片通过第2n+2个IO口向第一校准设备发送第二校准信号；
[0014]第一校准设备，还用于通过第2n+1个IO口向芯片发送第二校准信号；
[0015]电子设备，还用于在第2n个IO口和第2n+1个IO口延迟相同的情况下，确定第2n
‑
1个IO口和第2n+2个IO口的第一校准时间；
[0016]电子设备，还用于向ALPG发送第三控制信号，第三控制信号用于ALPG向芯片发送第三校准信号，第三校准信号用于芯片通过第2n+3个IO口向第一校准设备发送第三校准信号，第2n+3个IO口与第2n+2个IO口相邻；
[0017]第一校准设备，还用于通过第2n个IO口向芯片发送第三校准信号；
[0018]电子设备，还用于向ALPG发送第四控制信号，第四控制信号用于ALPG向芯片发送第四校准信号，第四校准信号用于芯片通过第2n+2个IO口向第一校准设备发送第四校准信号；
[0019]第一校准设备，还用于通过第2n+1个IO口向芯片发送第四校准信号；
[0020]电子设备，还用于在第2n+2个IO口和第2n+3个IO口延迟相同的情况下，确定第2n个IO口和第2n+1个IO口的第二校准时间；
[0021]电子设备，还用于向ALPG发送第五控制信号，第五控制信号用于ALPG向芯片发送第五校准信号，第五校准信号用于芯片通过第2n个IO口向第二校准设备发送第五校准信号；
[0022]第二校准设备，用于通过第2n+1个IO口向芯片发送第五校准信号；
[0023]电子设备，还用于向ALPG发送第六控制信号，第六控制信号用于ALPG向芯片发送第六校准信号，第六校准信号用于芯片通过第2n+3个IO口向第二校准设备发送第六校准信号；
[0024]第二校准设备，还用于通过第2n+2个IO口向芯片发送第六校准信号；
[0025]电子设备，还用于在第2n+1个IO口和第2n+2个IO口延迟相同的情况下，确定第2n个IO口和第2n+3个IO口的第三校准时间；
[0026]电子设备，还用于向ALPG发送第七控制信号，第七控制信号用于ALPG向芯片发送第七校准信号，第七校准信号用于芯片通过第2n+1个IO口向第一校准设备发送第七校准信号；
[0027]第二校准设备，还用于通过第2n个IO口向芯片发送第七校准信号；
[0028]电子设备，还用于向ALPG发送第八控制信号，第八控制信号用于ALPG向芯片发送第八校准信号，第八校准信号用于芯片通过第2n+2个IO口向第二校准设备发送第八校准信号；
[0029]第二校准设备，还用于通过第2n
‑
1个IO口向芯片发送第八校准信号；
[0030]电子设备，还用于在第2n+1个IO口和第2n+2个IO口延迟相同的情况下，确定第2n
‑
1个IO口和第2n个IO口的第四校准时间。
[0031]电子设备，还用于根据第一校准时间和第三校准时间确定第五校准时间；
[0032]电子设备，还用于根据第二校准时间和第四校准时间确定第六校准时间；
[0033]电子设备，还用于根据第五校准时间和第六校准时间确定校准延迟；
[0034]电子设备，还用于根据校准延迟对芯片进行校准。
[0035]可选的，单芯片校准系统还包括示波器，其中：电子设备，还用于向ALPG发送第九控制信号，第九控制信号用于ALPG向芯片发送测试信号，测试信号用于芯片通过测试IO口
向示波器发送测试信号，测试IO口为芯片多个IO口中任一IO口；示波器用于接收测试信号；电子设备还用于根据测试IO口发送测试信号的时间和示波器接收测试信号的时间确实路径延迟；电子设备还用于根据第五校准时间、第六校准时间和路径延迟确定校准延迟。
[0036]可选的，单芯片校准系统还包括连接器，连接器与芯片和校准设备连接，其中：第一校准信号用于芯片通过第2n
‑
1个IO口向第一校准设备发送第一校准信号，包括：第一校准信号用于芯片通过第2n
‑
1个IO口经连接器向第一校准设备发送第一校准信号。
[0037]可选的，芯片到连接器的长度与连接器到第一校准设备本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单芯片校准系统，其特征在于，包括电子设备、ALPG和校准设备，所述电子设备连接所述ALPG，所述ALPG连接所述芯片，所述芯片与所述校准设备连接，每个所述芯片包括多个IO口，所述多个IO口中包括多组IO口，所述多组IO口中第n组IO口中包括第2
‑
1个IO口、第2个IO口、第2+1个IO口和第2+2个IO口，n为正整数，所述第2
‑
1个IO口、所述第2个IO口、所述第2+1个IO口和所述第2+2个IO口彼此相邻，所述校准设备包括第一校准设备和第二校准设备，其中：所述电子设备，用于向所述ALPG发送第一控制信号，所述第一控制信号用于所述ALPG向所述芯片发送第一校准信号，所述第一校准信号用于所述芯片通过第2
‑
1个IO口向所述第一校准设备发送所述第一校准信号；所述第一校准设备，用于通过所述第2个IO口向所述芯片发送所述第一校准信号；所述电子设备，还用于向所述ALPG发送第二控制信号，所述第二控制信号用于所述ALPG向所述芯片发送第二校准信号，所述第二校准信号用于所述芯片通过第2+2个IO口向所述第一校准设备发送所述第二校准信号；所述第一校准设备，还用于通过所述第2+1个IO口向所述芯片发送所述第二校准信号；所述电子设备，还用于在所述第2个IO口和所述第2+1个IO口延迟相同的情况下，确定所述第2
‑
1个IO口和所述第2+2个IO口的第一校准时间；所述电子设备，还用于向所述ALPG发送第三控制信号，所述第三控制信号用于所述ALPG向所述芯片发送第三校准信号，所述第三校准信号用于所述芯片通过第2+3个IO口向所述第一校准设备发送所述第三校准信号，所述第2+3个IO口与所述第2+2个IO口相邻；所述第一校准设备，还用于通过所述第2个IO口向所述芯片发送所述第三校准信号；所述电子设备，还用于向所述ALPG发送第四控制信号，所述第四控制信号用于所述ALPG向所述芯片发送第四校准信号，所述第四校准信号用于所述芯片通过第2+2个IO口向所述第一校准设备发送所述第四校准信号；所述第一校准设备，还用于通过所述第2+1个IO口向所述芯片发送所述第四校准信号；所述电子设备，还用于在所述第2+2个IO口和所述第2+3个IO口延迟相同的情况下，确定所述第2个IO口和所述第2+1个IO口的第二校准时间；所述电子设备，还用于向所述ALPG发送第五控制信号，所述第五控制信号用于所述ALPG向所述芯片发送第五校准信号，所述第五校准信号用于所述芯片通过第2个IO口向所述第二校准设备发送所述第五校准信号；所述第二校准设备，用于通过所述第2+1个IO口向所述芯片发送所述第五校准信号；所述电子设备，还用于向所述ALPG发送第六控制信号，所述第六控制信号用于所述ALPG向所述芯片发送第六校准信号，所述第六校准信号用于所述芯片通过第2+3个IO口向所述第二校准设备发送所述第六校准信号；所述第二校准设备，还用于通过所述第2+2个IO口向所述芯片发送所述第六校准信号；所述电子设备，还用于在所述第2+1个IO口和所述第2+2个IO口延迟相同的情况下，确定所述第2个IO口和所述第2+3个IO口的第三校准时间；所述电子设备，还用于向所述ALPG发送第七控制信号，所述第七控制信号用于所述ALPG向所述芯片发送第七校准信号，所述第七校准信号用于所述芯片通过第2+1个IO口向所述第一校准设备发送所述第七校准信号；
所述第二校准设备，还用于通过所述第2个IO口向所述芯片发送所述第七校准信号；所述电子设备，还用于向所述ALPG发送第八控制信号，所述第八控制信号用于所述ALPG向所述芯片发送第八校准信号，所述第八校准信号用于所述芯片通过第2+2个IO口向所述第二校准设备发送所述第八校准信号；所述第二校准设备，还用于通过所述第2
‑
1个IO口向所述芯片发送所述第八校准信号；所述电子设备，还用于在所述第2+1个IO口和所述第2+2个IO口延迟相同的情况下，确定所述第2
‑
1个IO口和所述第2个IO口的第四校准时间；所述电子设备，还用于根据所述第一校准时间和所述第三校准时间确定第五校准时间；所述电子设备，还用于根据所述第二校准时间和所述第四校准时间确定第六校准时间；所述电子设备，还用于根据所述第五校准时间和所述第六校准时间确定校准延迟；所述电子设备，还用于根据所述校准延迟对所述芯片进行校准。2.根据权利要求1所述的单芯片校准系统，其特征在于，所述单芯片校准系统还包括示波器，其中：所述电子设备，还用于向所述ALPG发送第九控制信号，所述第九控制信号用于所述ALPG向所述芯片发送测试信号，所述测试信号用于所述芯片通过测试IO口向所述示波器发送所述测试信号，所述测试IO口为所述芯片多个IO口中任一IO口；所述示波器用于接收所述测试信号；所述电子设备还用于根据所述测试IO口发送所述测试信号的时间和所述示波器接收所述测试信号的时间确实路径延迟；所述电子设备还用于根据所述第五校准时间、所述第六校准时间和所述路径延迟确定所述校准延迟。3.根据权利要求1所述的单芯片校准系统，其特征在于，所述单芯片校准系统还包括连接器，所述连接器与所述芯片和所述校准设备连接，其...

【专利技术属性】
技术研发人员：薄会健，
申请(专利权)人：深圳高铂科技有限公司，
类型：发明
国别省市：