数字模拟转换解码电路及其设备制造技术

本申请涉及数模转换器领域，公开了一种数字模拟转换解码电路及其设备，可以减少解码器占用面积并减少串联开关带来的电阻和每个开关节点对地寄生电容效应。该数字模拟转换解码电路包括行解码器、列解码器、M*K个电阻、M*K个解码开关以及K个选通开关。电阻在参考电压输入端到地之间串联，在芯片版图上形成M行K列电阻矩阵，每两个电阻间外接一个解码开关，以及最后一个电阻与地之间外接一个解码开关，以形成与M行K列电阻矩阵对应的M行K列解码开关矩阵，每一列的解码开关并联连接到一个选通开关，K个选通开关并联到电压输出端。行解码器控制开关矩阵的第M行开关同时闭合或断开。列解码器控制选通开关的闭合或断开。码器控制选通开关的闭合或断开。码器控制选通开关的闭合或断开。

【技术实现步骤摘要】
数字模拟转换解码电路及其设备


[0001]本申请涉及数模转换器领域，具体涉及一种数字模拟转换解码电路及其设备。

技术介绍

[0002]本部分旨在为权利要求书中陈述的本申请的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是已被公开的现有技术。
[0003]数模转换器，又称D/A转换器，简称DAC，它是把数字量转变成模拟的器件。D/A转换器基本上由4个部分组成，即权电阻网络、运算放大器、基准电源和模拟开关。
[0004]以3
‑
bit DAC为例，电阻阵列的每个抽头与开关树连接，这些开关树的开关由码字的不同位控制。当位数很多时，开关数量会大幅增加，如果是8位DAC，则需要510个开关，占用面积大。低位码字需要有相对大的驱动能力，这就要求有一定数量缓冲器提供这种驱动能力。如图1所示，3位DAC最低位码字b2需要驱动4个开关，如果是8位DAC的最低位码字则需要驱动128个开关。输出节点vout需要经过N个开关，增加开关串联电阻和每个开关节点对地的寄生电容效应，限制了这种DAC的速度。3位DAC输出节点vout不管选通哪个电阻阵列抽头，都必须经过3个开关，如果是8位DAC，输出节点则需要经过8个串联开关，会大幅影响DAC速度。

技术实现思路

[0005]本申请的目的在于提供一种数字模拟转换解码电路及其设备，可以大幅减少解码器的占用面积并且减少串联开关带来的电阻和每个开关节点对地寄生电容效应。
[0006]本申请公开了一种数字模拟转换解码电路，包括：行解码器、列解码器、M*K个电阻、M*K个解码开关以及K个选通开关；
[0007]所述电阻在参考电压输入端到地之间串联，在芯片版图上形成M行K列电阻矩阵，每两个所述电阻间外接一个所述解码开关，以及最后一个所述电阻与地之间外接一个所述解码开关，以形成与所述M行K列电阻矩阵对应的M行K列解码开关矩阵，每一列的所述解码开关并联连接到一个所述选通开关，所述K个选通开关并联到电压输出端；
[0008]所述行解码器被配置为控制所述开关矩阵的第M行开关同时闭合或断开；
[0009]所述列解码器被配置为控制所述选通开关的闭合或断开。
[0010]在一个优选例中，所述列解码器由高L位码字组成，其中K＝2
L
。
[0011]在一个优选例中，所述行解码器由低P位码字分别与第P+1位码字异或后得到的码字组成，其中M＝2
P
。
[0012]在一个优选例中，所述电阻矩阵为16行16列。
[0013]在一个优选例中，所述解码开关矩阵为16行16列。
[0014]在一个优选例中，所述选通开关为16个。
[0015]在一个优选例中，所述行解码器和所述列解码器并联连接。
[0016]在一个优选例中，所述电阻通过微电子制造工艺芯片内部集成方式制造。
[0017]本申请还公开了一种数字模拟转换解码设备，包括如前文描述的数字模拟转换解码电路。
[0018]本申请的实施方式中，通过将解码器分为行解码器和列解码器，以8位DAC为例，电阻在芯片版图上构成16*16的电阻矩阵，同时每两个电阻之间外接一个解码开关以及最后一个电阻与地之间外接一个解码开关，可以形成16*16的开关矩阵，从而只需要驱动256个解码开关以及16个选通开关，相当于一个5位解码器的面积。相比开关树型译码逻辑需要驱动510个开关，本申请的实施方式可以在实现开关数量大幅减少的同时，也减少了串联开关带来的电阻和每个开关节点对地寄生电容效应；
[0019]进一步地，在电阻串DAC版图实现时，由于工艺梯度偏差与不匹配造成的积分非线性(INL)和微分非线性(DNL)性能下降，电阻串中的每个电阻单元需要有一定的面积要求，并且需要对电阻串进行合理分组，每组之间互相匹配。本申请的实施方式中的版图设计可以最大限度的抵消偏差，行、列解码器的输出能够完美匹配电阻网络。
[0020]上述
技术实现思路
中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
[0021]图1是现有开关树解码电路图。
[0022]图2是根据本申请的一个实施方式的电路结构示意图。
具体实施方式
[0023]在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0024]为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
[0025]本申请的第一实施方式涉及一种数字模拟转换解码电路，其电路结构图如图2所示，该电路包括：行解码器、列解码器、M*K个电阻、M*K个解码开关以及K个选通开关。电阻在参考电压输入端到地之间串联，在芯片版图上形成M行K列电阻矩阵，每两个电阻间外接一个解码开关，以及最后一个电阻与地之间外接一个解码开关，以形成与M行K列电阻矩阵对应的M行K列解码开关矩阵，每一列的解码开关并联连接到一个选通开关，K个选通开关并联到电压输出端。行解码器被配置为控制开关矩阵的第M行开关同时闭合或断开。列解码器被配置为控制选通开关的闭合或断开。
[0026]可选地，列解码器可以由高L位码字组成，其中K＝2
L
。
[0027]可选地，行解码器可以由低P位码字分别与第P+1位码字异或后得到的码字组成，
其中M＝2
P
。
[0028]可选地，电阻矩阵可以为16行16列。
[0029]可选地，解码开关矩阵可以为16行16列。
[0030]可选地，选通开关可以为16个。
[0031]可选地，行解码器和所述列解码器可以通过并联连接。
[0032]可选地，电阻可以通过微电子制造工艺芯片内部集成方式制造。
[0033]可选地，在N位DAC解码器中，N＝P+L。可选地，可选地，P＝L+1。优选地，P＝L。
[0034]在电阻串DAC版图实现时，由于工艺梯度偏差与不匹配造成的积分非线性(INL)和微分非线性(DNL)性能下降，电阻串中的每个电阻单元需要有一定的面积要求，并且需要对电阻串进行合理分组，每组之间互相匹配。本申请的实施方式中的版图设计可以最大限度的抵消偏差，行、列解码器的输出能够完美匹配电阻网络。
[0035]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字模拟转换解码电路，其特征在于，包括：行解码器、列解码器、M*K个电阻、M*K个解码开关以及K个选通开关；所述电阻在参考电压输入端到地之间串联，在芯片版图上形成M行K列电阻矩阵，每两个所述电阻间外接一个所述解码开关，以及最后一个所述电阻与地之间外接一个所述解码开关，以形成与所述M行K列电阻矩阵对应的M行K列解码开关矩阵，每一列的所述解码开关并联连接到一个所述选通开关，所述K个选通开关并联到电压输出端；所述行解码器被配置为控制所述开关矩阵的第M行开关同时闭合或断开；所述列解码器被配置为控制所述选通开关的闭合或断开。2.如权利要求1所述的数字模拟转换解码电路，其特征在于，所述列解码器由高L位码字组成，其中K＝2
L
。3.如权利要求1所述的数字模拟转换解码电路...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：灵动微电子苏州有限公司，
类型：发明
国别省市：