本揭露所述的一些实施例提供影像感测器装置的配置。在一些实施例中，像素感测器的一或多个晶体管是包含于影像感测器装置的电路晶粒上(例如特殊应用集成电路(ASIC)或其他类型的电路晶粒)。一或多个晶体管可包含源极耦随耦器晶体管、行选择晶体管及/或用以控制像素感测器的操作的其他晶体管。包含像素感测器(及影像感测器装置的其他像素感测器)的一或多个晶体管在电路晶粒上减少在感测器晶粒上的像素感测器内的晶体管所占据的面积。此可增加像素感测器内的光子收集的面积。加像素感测器内的光子收集的面积。加像素感测器内的光子收集的面积。
【技术实现步骤摘要】
影像感测器装置
[0001]本技术实施例是关于一种影像感测器装置，特别是关于一种像素感测器的配置。
技术介绍
[0002]互补式金属氧化物半导体(complementary oxide semiconductor，CMOS)影像感测器可包含多个像素感测器。CMOS影像感测器的像素感测器可包含转移晶体管(transfer transistor)，其是包含配置以转化入射光光子为光电流电子的光电二极管，且转移栅极是配置以控制光电二极管及漏极区域之间的光电流流动。漏极区域可配置以接收光电流，以使光电流可被测量及/或转移至CMOS影像感测器的其他区域。
技术实现思路
[0003]本揭露的一态样是提供一种影像感测器装置。影像感测器装置包含感测器晶粒。感测器晶粒包含像素感测器。像素感测器包含感测区域，其包含光电二极管及控制电路区域的第一部分。影像感测器装置包含电路晶粒。感测器晶粒及电路晶粒是在界面区域接合。电路晶粒包含连接像素感测器的控制电路区域的第二部分。控制电路区域的第二部分包含像素感测器的行选择晶体管。
[0004]本揭露的另一态样是提供一种影像感测器装置。影像感测器装置包含感测器晶粒，其包含在感测器晶粒上的像素阵列内的像素感测器的感测区域内的光电二极管及包含于感测器晶粒的控制电路区域的第一部分内的转移晶体管。转移晶体管电性连接光电二极管。影像感测器装置包含包含于控制电路区域的第一部分内的源极随耦器晶体管的第一部分及包含于控制电路区域的第一部分内的行选择晶体管。源极随耦器晶体管的第一部分电性连接转移晶体管。行选择晶体管电性连接源极随耦器晶体管的第一部分。方法影像感测器装置包含电路晶粒，其包含于连接像素感测器的控制电路区域的第二部分内的源极随耦器晶体管的第二部分。感测器晶粒及电路晶粒在界面区域接合。
[0005]本揭露的再一态样是提供一种影像感测器装置。影像感测器装置包含感测器晶粒。感测器晶粒包含像素感测器。像素感测器包含感测区域，其包含光电二极管及包含像素感测器的源极随耦器晶体管的第一部分的控制电路区域的第一部分。影像感测器装置包含电路晶粒。感测器晶粒及电路晶粒是在界面区域接合。电路晶粒包含连接像素感测器的控制电路区域的第二部分。控制电路区域的第二部分包含像素感测器的行选择晶体管及像素感测器的源极随耦器晶体管的第二部分。
附图说明
[0006]根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。
[0007]图1是绘示可执行本揭露所述的系统及/或方法的例示环境的示意图；
[0008]图2是绘示本揭露所述的像素感测器的一具体例的示意图；
[0009]图3A至图4B是绘示本揭露所述的堆叠影像感测器装置的一具体例的示意图；
[0010]图5A至图5X是绘示本揭露所述的例示实施例的示意图；
[0011]图6A、图6B、图7A、图7B、图8A及图8B是绘示本揭露所述的影像感测器的例示配置的示意图；
[0012]图9是绘示本揭露所述的图1的一或多个装置的例示组件的示意图；
[0013]图10是绘示本揭露所述的关于形成堆叠影像感测器的例示工艺的流程图。
[0014]【符号说明】
[0015]100:环境
[0016]102,104,106,108,110,112,114,116:工具
[0017]118:晶圆/晶粒转移工具
[0018]200:像素感测器
[0019]202:供应电压
[0020]204:电气接地
[0021]206:感测区域
[0022]208:控制电路区域
[0023]208a:第一部分
[0024]208b:第二部分
[0025]210:光电流
[0026]212:光电二极管
[0027]214:转移晶体管
[0028]216:转移电压
[0029]218:重置晶体管
[0030]220:重置电压
[0031]222:浮动扩散节点
[0032]224:源极随耦器晶体管
[0033]226:行选择晶体管
[0034]228:选择电压
[0035]230:输出
[0036]300:具体例
[0037]302:感测器晶圆
[0038]304:电路晶圆
[0039]306:感测器晶粒
[0040]308:电路晶粒
[0041]310:影像感测器装置
[0042]312a,312b:后端工艺区域
[0043]314:接合区域
[0044]316:像素阵列
[0045]400:具体例
[0046]402:基材
[0047]404a:n型区域
[0048]404b:n型区域
[0049]404c:n型区域
[0050]406:p型区域
[0051]408:漏极区域
[0052]410:晶体管
[0053]412:晶体管
[0054]414:自对准金属硅化物
[0055]416:掺杂层
[0056]418:栅极电极
[0057]420a:深p型阱区域
[0058]420b:单元p型阱区域
[0059]422:深沟渠隔离区域结构
[0060]424:氧化层
[0061]426:层
[0062]428:介电层
[0063]430:侧壁氧化层
[0064]432:层间介电层
[0065]434:内连接
[0066]436:衬垫
[0067]438:导电层
[0068]440:间隙壁
[0069]442a,442b,442c,442n:后端工艺层
[0070]444:介电层
[0071]446:接触蚀刻中止层
[0072]448:金属化层
[0073]450:基材
[0074]452a:p型阱区域
[0075]452b:n型阱区域
[0076]454:深沟渠隔离结构
[0077]456a:高阈值电压n型阱
[0078]456b:高阈值电压p型阱
[0079]458a:n型区域
[0080]458b:p型区域
[0081]460:介电层
[0082]462:自对准金属硅化物
[0083]464:层间介电层
[0084]466:晶体管
[0085]468:自对准金属硅化物
[0086]470:掺杂层
[0087]472:栅极电极
[0088]474:间隙壁
[0089]476:内连接
[0090]478:导电层
[0091]4本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种影像感测器装置，其特征在于，包含：一感测器晶粒，包含：一像素感测器，包含：一感测区域，包含一光电二极管；及一控制电路区域的一第一部分；以及一电路晶粒，其中该感测器晶粒及该电路晶粒在一界面区域接合，且该电路晶粒包含：该控制电路区域的一第二部分，连接该像素感测器，其中该控制电路区域的该第二部分包含该像素感测器的一行选择晶体管。2.如权利要求1所述的影像感测器装置，其特征在于，其中该控制电路区域的该第一部分包含：一源极随耦器晶体管，其中该行选择晶体管电性连接该源极随耦器晶体管。3.如权利要求2所述的影像感测器装置，其特征在于，其中该行选择晶体管是通过该感测器晶粒的一后端工艺(back end of line，BEOL)区域及该电路晶粒的一后端工艺区域来电性连接该源极随耦器晶体管。4.如权利要求2或3所述的影像感测器装置，其特征在于，其中该源极随耦器晶体管是通过该感测器晶粒及该电路晶粒之间的一接合界面来电性连接该行选择晶体管的一源极。5.如权利要求2或3所述的影像感测器装置，其特征在于，其中该源极随耦器晶体管沿着该光电二极管的一第一侧设置，该控制电路区域的该第一部分的一重置晶体管沿着该光电二极管的一第二侧设置，且该第一侧及该第二侧是该光电二极管的正交侧。6.一种影像感测器装置，其特征在于，包含：一感测器晶粒，包含：一光电二极管，在一像素感测器的一感测区域内，其中该像素感测器包含于在该感测器晶粒上的一像素阵列；一转移晶体管，包含于该感测器晶粒的一控制电路区域的一第一部分内，其中该转移晶体管电性连接该光电二极管；一源极随耦器晶体管...
【专利技术属性】
技术研发人员：谢丰键，郑允玮，胡维礼，李国政，吴振铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。