一种无离子注入的碳化硅MOSFET的制备方法技术

本发明专利技术属于半导体技术领域，公开了一种无离子注入的碳化硅MOSFET的制备方法，其包括以下步骤：步骤S1，取一包括衬底、缓冲层和外延薄膜的碳化硅半导体薄膜；步骤S2，在外延薄膜表面形成基区沟槽；步骤S3，在基区沟槽内依次外延形成第一介质层，第二介质层和第三介质层；步骤S4，在第三介质层表面通过刻蚀形成栅极沟槽；步骤S5，在栅极沟槽底部形成第一栅氧化层，然后对栅极沟槽侧壁形成第二栅氧化层；步骤S6，在栅极沟槽内形成导电薄膜；在导电薄膜和第三介质层上方沉积隔离介质薄膜。步骤S7，在隔离介质薄膜上表面形成欧姆接触和第一压焊电极；在衬底背面形成欧姆接触和第二压焊电极。本发明专利技术方法简单，易于实现，且可大大降低工艺成本。艺成本。艺成本。

【技术实现步骤摘要】
一种无离子注入的碳化硅MOSFET的制备方法


[0001]本专利技术涉及半导体
，特别涉及一种无离子注入的碳化硅MOSFET的制备方法。

技术介绍

[0002]目前，市场上常见的碳化硅器件制备在过程中需要在有源区和终端区通过高温离子注入、表面碳膜保护、高温退火、去碳膜等一系列复杂的工艺形成选择掺杂区。这一段
[0003]上述工艺一直是碳化硅器件制备过程中的产能瓶颈，尤其是碳化硅MOSFET器件，其常规工艺流程中需要3～4次高温离子注入及相关联的光刻和硬掩膜刻蚀步骤，十分耗时。此外，高温离子注人设备和高温退火设备购置成本也高达数千万人民币。另外，随着碳化硅晶圆尺寸从4英寸到6英寸，再到8英寸，高温离子注入和高温退火设备也需要重新采购，产能瓶颈的缺点愈发突出。

技术实现思路

[0004]本专利技术的目的是提出一种无离子注入的碳化硅MOSFET的制备方法，其方法简单，易于实现，且可大大降低工艺成本。
[0005]实现本专利技术目的所采用的技术方案是：
[0006]一种无离子注入的碳化硅MOSFET的制备方法，具体包括以下步骤：
[0007]步骤S1，取一碳化硅半导体薄膜，且碳化硅半导体薄膜自下而上依次包括衬底、缓冲层和外延薄膜；
[0008]步骤S2，在碳化硅外延薄膜表面通过第一介质薄膜沉积、光刻和刻蚀，形成图形化的第一掩膜层，通过刻蚀形成基区沟槽；
[0009]步骤S3，去除步骤S2中残留的第一掩膜层，并在基区沟槽内依次外延形成第一介质层，第二介质层和第三介质层；
[0010]步骤S4，在第三介质层表面通过第二介质薄膜沉积、光刻和刻蚀，形成图形化的第二掩膜层，通过刻蚀形成栅极沟槽，然后去除第二掩膜层；
[0011]步骤S5，在栅极沟槽底部形成第一栅氧化层，然后对栅极沟槽侧壁进行高温氧化形成第二栅氧化层；
[0012]步骤S6，在栅极沟槽内依次通过沉积、刻蚀形成导电薄膜；然后在导电薄膜和第三介质层上方沉积隔离介质薄膜。
[0013]步骤S7，在隔离介质薄膜上通过光刻和刻蚀形成源极和基极的欧姆接触开孔，并在上表面形成欧姆接触和第一压焊电极；在衬底背面通过减薄和高温金属化工艺形成欧姆接触和第二压焊电极。
[0014]进一步地，衬底、缓冲层、延薄层1和第三介质层均为第一导电类型，第一介质层和第二介质层为第二导电类型；所述导电类型分为N型和P型，第一导电类型与第二导电类型掺杂类型相反。
[0015]进一步地，若导电类型为N型，则掺杂杂质为氮(N)或者磷(P)；若导电类型为P型，则掺杂杂质为铝(Al)或者硼(B)；N型掺杂P型掺杂的掺杂浓度均为1
×
10
14
cm
‑3～5
×
10
21
cm
‑3。
[0016]进一步地，在步骤S5中，在栅极沟槽底部形成底部第一栅氧化层8的步骤为：在栅极沟槽内沉积一层绝缘介质薄膜，然后通过刻蚀方式保留栅极沟槽底部的绝缘介质薄膜形成第一栅氧化层。
[0017]进一步地，在步骤S5中，在栅极沟槽底部形成底部第一栅氧化层8的步骤为：在栅极沟槽内壁沉积一层多晶硅或非晶硅或单晶硅单层或其复合薄膜，并对多晶硅或非晶硅或单晶硅单层或其复合薄膜进行氧化，然后通过刻蚀方式保留栅极沟槽底部的第一栅氧化层。
[0018]进一步地，在步骤S5中，对多晶硅或非晶硅或单晶硅单层或其复合薄膜进行氧化的温度为800℃～1600℃。
[0019]进一步地，隔离介质薄膜为绝缘的二氧化硅、氮化硅、多晶硅、非晶硅、磷硅酸玻璃、硼硅酸玻璃、TEOS等单层或多层复合薄膜。
[0020]本专利技术的有益效果在于：
[0021]本专利技术公开了一种无离子注入的碳化硅MOSFET器件的制备方法，在制备工艺中完全舍弃了离子注入和高温退火工艺，重复利用碳化硅外延生长设备，简化了工艺流程，减少了生产过程的设备投入；且目前市场上常见的沟槽型碳化硅MOSFET器件制备过程需要11～12层光刻步骤，而本专利技术中只需要4～5层光刻即可实现沟槽型碳化硅MOSFET器件，从而提升产能，降低产品成本。
附图说明
[0022]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本专利技术碳化硅半导体薄膜的一种结构示意图。
[0024]图2是本专利技术步骤S2处理完成后的一种结构示意图。
[0025]图3是本专利技术步骤S3处理完成后的一种结构示意图。
[0026]图4是本专利技术步骤S3处理完成后的一种结构示意图。
[0027]图5是本专利技术步骤S5处理过程中的一种结构示意图。
[0028]图6是本专利技术步骤S5处理完成后的一种结构示意图。
[0029]图7是本专利技术步骤S6处理完成后的一种结构示意图。
[0030]图8是本专利技术步骤S7处理完成后的一种结构示意图。
[0031]1.碳化硅半导体薄膜；2.第一掩膜层；3.基区沟槽；4.第一介质层；5.第二介质层；6.第三介质层；7.栅极沟槽；8.第一栅氧化层；9.第二栅氧化层；10.导电薄膜；11.隔离介质薄膜；12.第一压焊电极；13.第二压焊电极；
[0032]101.衬底、102.缓冲层；103.外延薄膜。
具体实施方式
[0033]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0034]如图1至图8所示，一种无离子注入的碳化硅MOSFET的制备方法，具体包括以下步骤：
[0035]步骤S1，取一碳化硅半导体薄膜1，且碳化硅半导体薄膜1自下而上依次包括衬底101、缓冲层102和外延薄膜103，具体如图1所示。本专利技术的外延薄膜103为多层外延薄膜103或者单层外延薄膜103。
[0036]碳化硅半导体薄膜1的材料为4H
‑
SiC或6H
‑
SiC或3C
‑
SiC，薄膜厚度为1μm～800μm，其中衬底101厚度为0.1μm～500μm，缓冲层102厚度为0.1μm～100μm，外延薄膜103包含的层数为1～1000，每层外延薄膜103厚度为0.1μm～500μm。
[0037]步骤S2，在碳化硅外延薄膜103表面通过第一介质薄膜沉积、光刻M2和刻蚀，形成图形化的第一掩膜层2，通过刻蚀形成基区沟槽3，具体如图2所示。
[0038]第一介质薄膜为二氧化硅、氮化硅、多晶硅、非晶硅、常见金属(Ni、Al、W、Ti或其任意合金化合物本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无离子注入的碳化硅MOSFET的制备方法，其特征在于，具体包括以下步骤：步骤S1，取一碳化硅半导体薄膜(1)，且碳化硅半导体薄膜(1)自下而上依次包括衬底(101)、缓冲层(102)和外延薄膜(103)；步骤S2，在碳化硅外延薄膜(103)表面通过第一介质薄膜沉积、光刻和刻蚀，形成图形化的第一掩膜层(2)，通过刻蚀形成基区沟槽(3)；步骤S3，去除步骤S2中残留的第一掩膜层(2)，并在基区沟槽(3)内依次外延形成第一介质层(4)，第二介质层(5)和第三介质层(6)；步骤S4，在第三介质层(6)表面通过第二介质薄膜沉积、光刻和刻蚀，形成图形化的第二掩膜层，通过刻蚀形成栅极沟槽(7)，然后去除第二掩膜层；步骤S5，在栅极沟槽(7)底部形成第一栅氧化层(8)，然后对栅极沟槽(7)侧壁进行高温氧化形成第二栅氧化层(9)；步骤S6，在栅极沟槽(7)内依次通过沉积、刻蚀形成导电薄膜(10)；然后在导电薄膜(10)和第三介质层(6)上方沉积隔离介质薄膜(11)。步骤S7，在隔离介质薄膜(11)上通过光刻和刻蚀形成源极和基极的欧姆接触开孔，并在上表面形成欧姆接触和第一压焊电极(12)；在衬底(101)背面通过减薄和高温金属化工艺形成欧姆接触和第二压焊电极(13)。2.根据权利要求1所述的无离子注入的碳化硅MOSFET的制备方法，其特征在于，衬底(101)、缓冲层(102)、延薄层1和第三介质层(6)均为第一导电类型，第一介质层(4)和第二介质层(5)为第二导电类型；所述导电类型分为N型和P型，第一导电类型与第二导电类型掺杂类型相反。3.根据权利要求2所述的无离子注入的碳化硅MOSFET的制备方法，其特征在于，若导电类型为N型，则掺杂杂质为氮(N)或者磷(P)；若导电类型为P型，则掺杂杂质为铝(Al)或者硼(B)；N型掺杂P型掺杂的掺杂浓度均为1

【专利技术属性】
技术研发人员：郑柳，何志，
申请(专利权)人：重庆伟特森电子科技有限公司，
类型：发明
国别省市：