在本公开的一些实施例中，一种延迟锁定环路包括：粗糙延迟电路，被配置为延迟参考时钟信号以生成第一时钟信号；精细延迟电路，被配置为延迟第一时钟信号以生成第二时钟信号；第一延迟电路，被配置为延迟第二时钟信号以生成第三时钟信号；第二延迟电路，被配置为延迟第一时钟信号以生成第四时钟信号；第三延迟电路，被配置为延迟第四时钟信号以生成第五时钟信号；相位检测器，被配置为检测参考时钟信号和第五时钟信号之间的相位差；以及控制器，被配置为调整粗糙延迟电路的第一延迟量、精细延迟电路的第二延迟量和第三延迟电路的第三延迟量。迟量。迟量。
【技术实现步骤摘要】
包括复制品精细延迟电路的延迟锁定环路及包括该延迟锁定环路的存储器件
[0001]相关申请的交叉引用
[0002]本申请要求于2022年2月7日在韩国知识产权局递交的韩国专利申请第10
‑
2022
‑
0015721号的优先权，其全部公开内容通过引用合并于此。
[0003]本公开总体上涉及一种延迟锁定环路以及包括该延迟锁定环路的存储器件，并且更具体地，涉及一种包括复制品精细延迟电路的延迟锁定环路以及包括该延迟锁定环路的存储器件。
技术介绍
[0004]当在电子设备中使用外部施加的时钟信号时，由于电子设备的内部电路，可能发生时间延迟(例如，时钟信号偏移)。延迟锁定环路(DLL)可以用于补偿时间延迟。延迟锁定环路可以是使电子设备与外部时钟信号同步所必需的。
[0005]为了使电子设备与外部时钟信号同步的目的，相关的延迟锁定环路可以包括内部电路的复制品电路(replica circuit)。然而，随着通过对内部电路进行复制而实现的复制品电路的数量增加，延迟可能增加。在这种情况下，延迟锁定环路的锁定时间可能变得更长(例如，增加)。
技术实现思路
[0006]本公开的实施例提供了一种包括复制品精细延迟电路的延迟锁定环路以及包括该延迟锁定环路的存储器件。
[0007]根据本公开的一个方面，提供了一种延迟锁定环路装置，包括：粗糙延迟电路，被配置为延迟参考时钟信号以生成第一时钟信号；精细延迟电路，被配置为延迟第一时钟信号以生成第二时钟信号；第一延迟电路，被配置为延迟第二时钟信号以生成第三时钟信号；第二延迟电路，被配置为延迟第一时钟信号以生成第四时钟信号；第三延迟电路，被配置为延迟第四时钟信号以生成第五时钟信号；相位检测器，被配置为检测参考时钟信号与第五时钟信号之间的相位差；以及控制器，被配置为基于相位检测器的检测结果，调整粗糙延迟电路的第一延迟量、精细延迟电路的第二延迟量和第三延迟电路的第三延迟量。
[0008]在一些实施例中，第三延迟电路可以被配置为对精细延迟电路进行复制。
[0009]在一些实施例中，第二延迟电路可以被配置为对第一延迟电路进行复制。
[0010]在一些实施例中，控制器可以被配置为在调整了粗糙延迟电路的第一延迟量之后，调整精细延迟电路的第二延迟量和第三延迟电路的第三延迟量。
[0011]在一些实施例中，粗糙延迟电路可以包括多个第一延迟单元。多个第一延迟单元中的每一个第一延迟单元可以被配置为将参考时钟信号延迟第一持续时间。精细延迟电路可以包括多个第二延迟单元。多个第二延迟单元中的每一个第二延迟单元可以被配置为将
第一时钟信号延迟第二持续时间。
[0012]在一些实施例中，第一持续时间可以等于精细延迟电路的最大延迟时间。
[0013]在一些实施例中，控制器还可以被配置为生成第一代码和第二代码，使用第一代码调整粗糙延迟电路的第一延迟量，以及使用第二代码调整精细延迟电路的第二延迟量和第三延迟电路的第三延迟量。
[0014]在一些实施例中，延迟锁定环路装置还可以被配置为响应于第三时钟信号与参考时钟信号同步来输出同步信号。
[0015]在一些实施例中，控制器还可以被配置为基于第五时钟信号的相位被锁定到参考时钟信号的相位，生成锁定信号并使用该锁定信号使读取数据与数据选通信号同步。
[0016]根据本公开的一个方面，提供了一种存储器件，包括：时钟信号延迟电路，被配置为接收参考时钟信号并向输出电路提供参考时钟信号；以及延迟锁定环路，该延迟锁定环路包括复制品精细延迟电路、可变延迟电路、以及复制品延迟电路，所述复制品精细延迟电路被配置为对精细延迟电路进行复制。可变延迟电路包括粗糙延迟电路和精细延迟电路。粗糙延迟电路被配置为延迟参考时钟信号以生成第一时钟信号。精细延迟电路被配置为延迟第一时钟信号以生成第二时钟信号。复制品延迟电路被配置为延迟第一时钟信号以生成第四时钟信号。复制品精细延迟电路被配置为延迟第四时钟信号以生成第五时钟信号。
[0017]在一些实施例中，延迟锁定环路还可以包括：相位检测器，被配置为接收参考时钟信号和第五时钟信号，并检测参考时钟信号和第五时钟信号之间的相位差；以及控制器，被配置为基于相位检测器的检测结果生成第一代码和第二代码。
[0018]在一些实施例中，控制器还可以被配置为使用第一代码调整粗糙延迟电路的第一延迟量，以及使用第二代码调整精细延迟电路的第二延迟量和复制品精细延迟电路的第三延迟量。
[0019]在一些实施例中，存储器件还可以包括：时钟信号缓冲器，被配置为从存储器件的外部接收输入时钟信号并生成参考时钟信号。
[0020]在一些实施例中，复制品延迟电路还可以被配置为对时钟信号缓冲器、时钟信号延迟电路和输出电路进行复制。
[0021]在一些实施例中，存储器件还可以包括：数据输出电路，被配置为基于从存储器件的外部接收的读取命令，输出与参考时钟信号同步的数据选通信号。
[0022]在一些实施例中，控制器还可以被配置为基于第五时钟信号的相位被锁定到参考时钟信号的相位，生成锁定信号并使用该锁定信号使读取数据与数据选通信号同步。
[0023]在一些实施例中，粗糙延迟电路可以包括多个第一延迟单元。多个第一延迟单元中的每一个第一延迟单元可以被配置为将参考时钟信号延迟第一持续时间。精细延迟电路可以包括多个第二延迟单元。多个第二延迟单元中的每一个第二延迟单元可以被配置为将第一时钟信号延迟第二持续时间。
[0024]在一些实施例中，第一持续时间可以等于精细延迟电路的最大延迟时间。
[0025]根据本公开的一个方面，提供了一种存储器件的操作方法。该方法包括：在延迟锁定环路处接收存储器件的参考时钟信号。该方法还包括：在延迟锁定环路的粗糙延迟电路处延迟参考时钟信号以生成第一时钟信号。该方法还包括：在延迟锁定环路处延迟第一时钟信号以生成第二时钟信号。该方法还包括：在延迟锁定环路处基于第二时钟信号调整延
迟锁定环路的复制品精细延迟电路的延迟量。该方法还包括：在延迟锁定环路处基于延迟量的调整结果使第一时钟信号与参考时钟信号同步。
[0026]在一些实施例中，使第一时钟信号与参考时钟信号同步包括：基于复制品精细延迟电路的输出信号和参考时钟信号，使第一时钟信号与参考时钟信号同步。
附图说明
[0027]通过参考附图详细描述本公开的实施例，本公开的上述及其他目的和特征将变得显而易见。
[0028]图1是示出了根据本公开的实施例的延迟锁定环路的框图。
[0029]图2是示出了根据本公开的实施例的存储器件的框图。
[0030]图3是示出了图2中示出的可变延迟电路的框图。
[0031]图4A和图4B是示出了图2中示出的存储器件的操作的时序图。
[0032]图5A和图5B是示出了图2中示出的存储器件的操作结果的时序图。
[0033]图6是示出了应用根据本公开的实施例的延迟锁定环路的本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种延迟锁定环路装置，包括：粗糙延迟电路，被配置为延迟参考时钟信号以生成第一时钟信号；精细延迟电路，被配置为延迟所述第一时钟信号以生成第二时钟信号；第一延迟电路，被配置为延迟所述第二时钟信号以生成第三时钟信号；第二延迟电路，被配置为延迟所述第一时钟信号以生成第四时钟信号；第三延迟电路，被配置为延迟所述第四时钟信号以生成第五时钟信号；相位检测器，被配置为检测所述参考时钟信号和所述第五时钟信号之间的相位差；以及控制器，被配置为基于所述相位检测器的检测结果，调整所述粗糙延迟电路的第一延迟量、所述精细延迟电路的第二延迟量和所述第三延迟电路的第三延迟量。2.根据权利要求1所述的延迟锁定环路装置，其中，所述第三延迟电路被配置为对所述精细延迟电路进行复制。3.根据权利要求2所述的延迟锁定环路装置，其中，所述第二延迟电路被配置为对所述第一延迟电路进行复制。4.根据权利要求2所述的延迟锁定环路装置，其中，所述控制器被配置为在调整了所述粗糙延迟电路的所述第一延迟量之后，调整所述精细延迟电路的所述第二延迟量和所述第三延迟电路的所述第三延迟量。5.根据权利要求2所述的延迟锁定环路装置，其中，所述粗糙延迟电路包括多个第一延迟单元，所述多个第一延迟单元中的每一个第一延迟单元被配置为将所述参考时钟信号延迟第一持续时间，以及所述精细延迟电路包括多个第二延迟单元，所述多个第二延迟单元中的每一个第二延迟单元被配置为将所述第一时钟信号延迟第二持续时间。6.根据权利要求5所述的延迟锁定环路装置，其中，所述第一持续时间等于所述精细延迟电路的最大延迟时间。7.根据权利要求2所述的延迟锁定环路装置，其中，所述控制器还被配置为：生成第一代码和第二代码；使用所述第一代码调整所述粗糙延迟电路的所述第一延迟量；以及使用所述第二代码调整所述精细延迟电路的所述第二延迟量和所述第三延迟电路的所述第三延迟量。8.根据权利要求2所述的延迟锁定环路装置，其中，所述延迟锁定环路装置被配置为响应于所述第三时钟信号与所述参考时钟信号同步来输出同步信号。9.根据权利要求2所述的延迟锁定环路装置，其中，所述控制器还被配置为基于所述第五时钟信号的相位被锁定到所述参考时钟信号的相位，生成锁定信号并使用所述锁定信号使读取数据与数据选通信号同步。10.一种存储器件，包括：时钟信号延迟电路，被配置为接收参考时钟信号，并向输出电路提供所述参考时钟信号；以及延迟锁定环路，包括复制品精细延迟电路、可变延迟电路、以及复制品延迟电路，所述复制品精细延迟电路被配置为对精细延迟电路进行复制，
其中，所述可变延迟电路包括粗糙延迟电路和所述精细延迟电路，其中，所述粗糙延迟电路被配置为延迟所述参考时钟信号以生成第一时钟信号，其中，所述精...
【专利技术属性】
技术研发人员：尹峻燮，崔训对，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。