功率半导体器件制造技术

本发明专利技术提供一种功率半导体器件，通过在器件介质槽内的栅极下方加入屏蔽栅Shield Gate Trench，可以起到辅助耗尽和降低开关损耗的作用。在器件的底部引入埋层，在器件的漏极和埋层之间引入连接区，可以将漏极电位引入到器件的体内，实现将载流子在经过沟道和漂移区后，能够从器件的表面引出。在本发明专利技术中，针对不同类型的SGT结构，提供了包括适用于多沟道、电压等级扩展、抗穿通设计、短沟道设计的集成SGT功率半导体结构。本发明专利技术针对SGT器件提供了可以集成的SGT结构，使得SGT器件能够集成在平面工艺中，提高芯片的集成度。提高芯片的集成度。提高芯片的集成度。

【技术实现步骤摘要】
功率半导体器件


[0001]本专利技术属于功率半导体领域，具体是涉及一种功率半导体器件。

技术介绍

[0002]随着电子电力技术的发展，功率半导体器件逐渐更新换代，传统功率器件MOSFET(Metal Oxide Semiconductor Field Effect Transistor)因其有着高输入阻抗，开关速率快，低导通损耗等优势，成为功率集成电路领域不可替代的重要器件之一。
[0003]为在传统MOSFET基础上继续改善器件的电流处理能力和降低器件功率损耗，屏蔽栅沟槽场效应晶体管(Split Gate Trench MOSFET，简称SGT
‑
MOSFET)就是一种成功的改进结构，功率器件SGT
‑
MOSFET原理上是通过在沟槽栅结构下方引入屏蔽栅结构，一方面可以降低栅漏交叠面积和栅漏电容，从而降低器件的动态开关损耗，另一方面屏蔽栅对载流子漂移区有辅助耗尽的作用，优化击穿电压(Breakdown Voltage，BV)与比导通电阻(Specific on
‑
resistance，R
on，sp
)。
[0004]然而，虽然SGT
‑
MOSFET有更好的功率特性，但目前其通常为纵向器件，在功率集成
中应用受限。如果能够将SGT器件的漏极，通过体内掺杂的方式从体内引出，就可以实现平面工艺的兼容。对于SGT器件，其耐压能力较低，是一种中低压器件，当与平面先进工艺想兼容时，需要考虑到器件的抗穿通设计、短沟道设计、电压等级扩展设计、版图设计。为了提高SGT
‑
MOSFET的各项电学性能，与功率集成技术相结合，本专利技术实施例由此出现。

技术实现思路

[0005]为实现上述专利技术的目的，本专利技术的技术方案如下：
[0006]一种功率半导体器件，包括第一导电类型衬底101，在第一导电类型衬底101上设置有第二导电类型埋层102，第二导电类型埋层102上方设置有第二导电类型的第一漂移区103和第二导电类型连接区108；第二导电类型连接区108上方设置有第二导电类型漏区107；第二导电类型的第一漂移区103上方设置有第一导电类型体区104和沟槽区；
[0007]所述沟槽区自下而上设置有屏蔽栅电极111、第一栅电极109，屏蔽栅电极111和第二导电类型的第一漂移区103之间设置有场氧化层115；屏蔽栅电极111和第一栅电极109之间通过绝缘介质层114隔开，第一栅电极109和第一导电类型体区104、第二导电类型源区105、第一导电类型接触区106之间设置有第一栅氧化层113，第二导电类型源区105与第一导电类型接触区106在宽度方向上交替分布；
[0008]第二导电类型的第一漂移区103内上方设置第二导电类型的第二漂移区120，第二导电类型的第二漂移区120位于第一导电类型体区104和第二导电类型连接区108之间；在第一导电类型体区104上方和第二导电类型的第二漂移区120部分上方设置有第二栅氧化层112，第二栅氧化层112上方设置有第二栅电极110；在第二导电类型的第二漂移区120上方和第二栅电极110部分上方设置有金属硅化物阻挡层116，在金属硅化物阻挡层116上方设置有源场板电极118；在第二导电类型源区105和第一导电类型接触区106上方设置有源
区电极金属117，在第二导电类型漏区107上方设置有漏区电极金属119。
[0009]作为优选方式，在第二导电类型的第二漂移区120的下方设置有第一导电类型埋层121。
[0010]本专利技术提供第二种功率半导体器件，包括第一导电类型衬底101，在第一导电类型衬底101上设置有第二导电类型埋层102，第二导电类型埋层102上方设置有第二导电类型的第一漂移区103和第二导电类型连接区108；第二导电类型连接区108上方设置有第二导电类型漏区107；第二导电类型的第一漂移区103上方设置有第一导电类型体区104和沟槽区；
[0011]所述沟槽区自下而上设置有屏蔽栅电极111、第一栅电极109，屏蔽栅电极111和第二导电类型的第一漂移区103之间设置有场氧化层115；屏蔽栅电极111和第一栅电极109之间通过绝缘介质层114隔开，第一栅电极109和第一导电类型体区104、第二导电类型源区105、第一导电类型接触区106之间设置有绝缘介质层114，第二导电类型源区105与第一导电类型接触区106在宽度方向上交替式分布；
[0012]在第二导电类型源区105和第一导电类型接触区106上方设置有源区电极金属117，在第二导电类型漏区107上方设置有漏区电极金属119。
[0013]将第二导电类型的第二漂移区120、第二栅电极110、第二栅氧化层112、金属硅化物阻挡层116和源场板电极118去除，变成单一沟道的结构。
[0014]针对电压等级扩展的器件，本专利技术提供第三种功率半导体器件，包括第一导电类型衬底101，在第一导电类型衬底101上设置有第二导电类型埋层102，第二导电类型埋层102上方设置有第二导电类型第一漂移区103和连接区122，连接区122底部与第二导电类型埋层102相切，第二导电类型第一漂移区103表面设置有第一导电类型体区104、第二导电类型的第二漂移区120以及沟槽区。
[0015]所述沟槽区自下而上设置有屏蔽栅电极111和第一栅电极109，屏蔽栅电极111和第二导电类型的第一漂移区103之间设置有场氧化层115，屏蔽栅电极111和第一栅电极109之间通过绝缘介质层114隔开；第一导电类型体区104的表面上方设置有第一导电类型接触区106和第二导电类型源区105，二者在宽度方向上交替排布；在第一栅电极109和第一导电类型体区104、第二导电类型源区105、第一导电类型接触区106之间设置有第一栅氧化层113；
[0016]第二导电类型的第二漂移区120位于第一导电类型体区104和连接区122之间；第二导电类型漏区107位于第二导电类型的第二漂移区120内部上方右侧、且第二导电类型漏区107右表面与漏极介质隔离层123相切，在第一导电类型接触区106和第二导电类型源区105上方设置有源区电极金属117；在第一导电类型体区104上方和第二导电类型的第二漂移区120部分上方设置有第二栅氧化层112，第二栅氧化层112上方设置有第二栅电极110；在第二导电类型的第二漂移区120上方和第二栅电极110部分上方设置有金属硅化物阻挡层116，在金属硅化物阻挡层116上方设置有源场板电极118；在第二导电类型漏区107和连接区122上方设置有漏区电极金属119；第二导电类型的第二漂移区120、第二导电类型第一漂移区103、第二导电类型漏区107，三者与连接区122之间设置有漏极介质隔离层123。
[0017]作为优选方式，在第二导电类型的第二漂移区120下方设置有第一导电类型埋层121。
[0018]针对源中心版图结构的器件，本专利技术提供第四种功率半导体器件，包括第一导电类型衬底10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体器件，其特征在于：包括第一导电类型衬底(101)，在第一导电类型衬底(101)上设置有第二导电类型埋层(102)，第二导电类型埋层(102)上方设置有第二导电类型的第一漂移区(103)和第二导电类型连接区(108)；第二导电类型连接区(108)上方设置有第二导电类型漏区(107)；第二导电类型的第一漂移区(103)上方设置有第一导电类型体区(104)和沟槽区；所述沟槽区自下而上设置有屏蔽栅电极(111)、第一栅电极(109)，屏蔽栅电极(111)和第二导电类型的第一漂移区(103)之间设置有场氧化层(115)；屏蔽栅电极(111)和第一栅电极(109)之间通过绝缘介质层(114)隔开，第一栅电极(109)和第一导电类型体区(104)、第二导电类型源区(105)、第一导电类型接触区(106)之间设置有第一栅氧化层(113)，第二导电类型源区(105)与第一导电类型接触区(106)在宽度方向上交替分布；第二导电类型的第一漂移区(103)内上方设置第二导电类型的第二漂移区(120)，第二导电类型的第二漂移区(120)位于第一导电类型体区(104)和第二导电类型连接区(108)之间；在第一导电类型体区(104)上方和第二导电类型的第二漂移区(120)部分上方设置有第二栅氧化层(112)，第二栅氧化层(112)上方设置有第二栅电极(110)；在第二导电类型的第二漂移区(120)上方和第二栅电极(110)部分上方设置有金属硅化物阻挡层(116)，在金属硅化物阻挡层(116)上方设置有源场板电极(118)；在第二导电类型源区(105)和第一导电类型接触区(106)上方设置有源区电极金属(117)，在第二导电类型漏区(107)上方设置有漏区电极金属(119)。2.根据权利要求1所述的功率半导体器件，其特征在于：在第二导电类型的第二漂移区(120)的下方设置有第一导电类型埋层(121)。3.一种功率半导体器件，其特征在于：包括第一导电类型衬底(101)，在第一导电类型衬底(101)上设置有第二导电类型埋层(102)，第二导电类型埋层(102)上方设置有第二导电类型的第一漂移区(103)和第二导电类型连接区(108)；第二导电类型连接区(108)上方设置有第二导电类型漏区(107)；第二导电类型的第一漂移区(103)上方设置有第一导电类型体区(104)和沟槽区；所述沟槽区自下而上设置有屏蔽栅电极(111)、第一栅电极(109)，屏蔽栅电极(111)和第二导电类型的第一漂移区(103)之间设置有场氧化层(115)；屏蔽栅电极(111)和第一栅电极(109)之间通过绝缘介质层(114)隔开，第一栅电极(109)和第一导电类型体区(104)、第二导电类型源区(105)、第一导电类型接触区(106)之间设置有绝缘介质层(114)，第二导电类型源区(105)与第一导电类型接触区(106)在宽度方向上交替式分布；在第二导电类型源区(105)和第一导电类型接触区(106)上方设置有源区电极金属(117)，在第二导电类型漏区(107)上方设置有漏区电极金属(119)。4.一种功率半导体器件，其特征在于：包括第一导电类型衬底(101)，在第一导电类型衬底(101)上设置有第二导电类型埋层(102)，第二导电类型埋层(102)上方设置有第二导电类型第一漂移区(103)和连接区(122)，连接区(122)底部与第二导电类型埋层(102)相切，第二导电类型第一漂移区(103)表面设置有第一导电类型体区(104)、第二导电类型的第二漂移区(120)以及沟槽区；所述沟槽区自下而上设置有屏蔽栅电极(111)和第一栅电极(109)，屏蔽栅电极(111)和第二导电类型的第一漂移区(103)之间设置有场氧化层(115)，屏蔽栅电极(111)和第一
栅电极(109)之间通过绝缘介质层(114)隔开；第一导电类型体区(104)的表面上方设置有第一导电类型接触区(106)和第二导电类型源区(105)，二者在宽度方向上交替排布；在第一栅电极(109)和第一导电类型体区(104)、第二导电类型源区(105)、第一导电类型接触区(106)之间设置有第一栅氧化层(113)；第二导电类型的第二漂移区(120)位于第一导电类型体区(104)和连接区(122)之间；第二导电类型漏区(107)位于第二导电类型的第二漂移区(120)内部上方右侧、且第二导电类型漏区(107)右表面与漏极介质隔离层(123)相切，在第一导电类型接触区(106)和第二导电类型源区(105)上方设置有源区电极金属(117)；在第一导电类型体区(104)上方和第二导电类型的第二漂移区(120)部分上方设置有第二栅氧化层(112)，第二栅氧化层(112)上方设置有第二栅电极(110)；在第二导电类型的第二漂移区(120)上方和第二栅电极(110)部分上方设置有金属硅化物阻挡层(116)，在金属硅化物阻挡层(116)上方设置有源场板电极(118)；在第二导电类型漏区(107)和连接区(122)上方设置有漏区电极金属(119)；第二导电类型的第二漂移区(120)、第二导电类型第一漂移区(103)、第二导电类型漏区(107)，三者与连接区(122)之间设置有漏极介质隔离层(123)。5.根据权利要求4所述的功率半导体器件，其特征在于：在第二导电类型的第二漂移区(120)下方设置有第一导电类型埋层(121)。6.一种功率半导体器件，其特征在于：包括第一导电类型衬底(101)，在第一导电类型衬底(101)上设置有第二导电类型埋层(102)，第二导电类型埋层(102)上方设置有第二导电类型的第一漂移区(103)和位于第二导电类型的第一漂移区(103)两侧的第二导电类型连接区(108)，在第二导电类型连接区(108)表面设置有第二导电类型漏区(107)，在第二导电类型漂移区(103)上方设置有第一导电类型体区(104)和第一导电类型体区(104)两侧的沟槽区；所述沟槽区与第二导电类型连接区(108)相切，沟槽区自下而上设置有屏蔽栅电极(111)和第一栅电极(109)，屏蔽栅电极(111)和第二导电类型的第一漂移区(103)之间设置有场氧化层(115)，屏蔽栅电极(111)和第一栅电极(109)之间通过绝缘介质层(114)隔开，在第一栅电极(109)和第一导电类型体区(104)、第二导电类型源区(105)、第一导电类型接触区(106)、第二导...

【专利技术属性】
技术研发人员：乔明，马鼎翔，王胜铎，王嘉伟，高悦，张波，
申请(专利权)人：电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：