一种带耙齿状机构的ESD浪涌防护TVS结构及其制备方法技术

本发明专利技术公开了一种带耙齿状机构的ESD浪涌防护TVS结构及其制备方法。其结构特点包括：一是在TVS晶圆表面如发明专利技术所公开的经过文中所详细阐述约束设计的分区耙齿状机构，二是在TVS基底底部如发明专利技术所公开的全区域耙齿状机构，三是在如发明专利技术所公开地在TVS晶圆表面下方数微米深处实现的经过文中所详细阐述约束设计的多功能边缘机构。涵纳本发明专利技术所公开内容所得到的TVS管，在不影响基本电学参数情况下，一方面具备更高的瞬时单位电流泻放能力，亦即具备更好的ESD浪涌防护性能。另一方面，更重要的是具备良好的高低温和重复冲击下的稳定性。良好的高低温和重复冲击下的稳定性。良好的高低温和重复冲击下的稳定性。

【技术实现步骤摘要】
一种带耙齿状机构的ESD浪涌防护TVS结构及其制备方法


[0001]本专利技术涉及集成电路静电以及浪涌防护可靠性技术，特别是一种带耙齿状机构的ESD浪涌防护TVS结构及其制备方法。

技术介绍

[0002]瞬态电压抑制器TVS(Transient Voltage Suppressor)它是一种用于保护敏感电子电路免受瞬态电压事件如静电放电(ESD)、雷击和电压浪涌影响的电子元器件。
[0003]虽然绝大多数集成电路芯片在研发时考虑了片内ESD设计，出厂时具备了ESD防护能力，但是考虑到面积成本和工艺复杂性其防护能力的有效性仅仅局限在组装运输储存阶段，在实际组成电子系统时仍然需要额外的TVS对芯片所有的管脚进行防护。
[0004]目前，高端的ESD TVS产品如安世半导体、恩智浦半导体、东芝半导体的ESD TVS系列，除了传统的大泻放电流、低电容性能之外，还强调了其优异的热稳定性性能发展。以东芝半导体最新的采用第五代EAP工艺(EAP
‑
VDF)所开发的2SxxP2CTC系列TVS产品为例，除了优良的IEC61000
‑4‑
2标准下20kV以上的静电防护能力(VESD)，小于1微安培的泄漏电流(Ipeak)、0.3pF以下的寄生电容(Cp)和小于0.5欧姆的内阻(Re)之外，特别强调了其在高低温和1000次以上ESD和浪涌冲击情况下，包括泄漏电流在内的电参数的优良稳定性。
[0005]随着新能源产业的发展，中高端TVS管必然需要满足电动汽车、充电桩、水电风电等高温恶劣环境下实用需求，高低温和反复冲击下的稳定性将逐渐成为与VESD、Cp、Ipeak同样重要，甚至更加受到关注的产品性能。

技术实现思路

[0006]针对现有技术中存在的问题，本专利技术提供了一种能够有效对提升TVS管的瞬时电流泻放能力、高低温和重复冲击下的稳定性的带耙齿状机构的ESD浪涌防护TVS结构及其制备方法。
[0007]本专利技术的目的通过以下技术方案实现。
[0008]一种带耙齿状机构的ESD浪涌防护TVS结构，包括：
[0009]单晶衬底：为硅基半导体衬底，晶胞结构为单晶，掺杂半导体类型为第一类型半导体，掺杂浓度范围为1E16cm
‑
3至2.5E17cm
‑
3之间；
[0010]扩散掺杂或者注入掺杂区域：扩散掺杂或者注入掺杂区域为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第二类型半导体，掺杂浓度范围为5E16cm
‑
3至2.5E17cm
‑
3之间，由注入或者扩散方式形成；
[0011]注入掺杂区域：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第一类型半导体，掺杂浓度范围为5E18cm
‑
3至1E20cm
‑
3之间，由注入或者扩散方式形成；
[0012]触发注入：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第一类型半导体；
[0013]多晶伪栅：为多晶硅形成的伪栅，用于通过控制多晶伪栅的宽度定义注入掺杂区域与触发注入之间的距离，从而决定TVS开启电压；
[0014]接触孔及金属填充：提供穿过层间介质连接晶圆表面与顶层金属的通道，其间填充铝、铜铝合金或者钨金属；
[0015]顶层金属：为无钝化层的顶层金属，作为垫脚用于电学连接；
[0016]背面金属：作为金属电极引出晶圆背面的电位用于电学连接；
[0017]所述单晶衬底、扩散掺杂或者注入掺杂区域、注入掺杂区域、触发注入、多晶伪栅的TVS管结构在圆环结构的内侧，是主要的泻放电流结构，所述单晶衬底、多功能边缘机构终止加强注入、多功能边缘机构多晶附加层、多功能边缘机构钨镍附加层的多功能边缘机构在圆环结构的外侧。
[0018]晶圆表面钨镍耙齿：由钨镍复合结构或者钨结构填充开槽形成，耙齿分布范围限制在注入掺杂区域靠近晶圆表面，所述晶圆表面钨镍耙齿与多功能边缘机构钨镍附加层一同制备，具有相同的厚度；
[0019]晶圆背面钨镍耙齿：由钨镍复合结构或者钨结构填充开槽形成；
[0020]多功能边缘机构多晶附加层：由一定掺杂浓度的多晶硅填充开槽形成，多晶硅的掺杂类型为第二类型半导体类型，掺杂浓度在7.5E18cm
‑
3至8.5E19cm
‑
3范围内多功能边缘机构多晶附加层与多晶伪栅一同制备，具有相同的厚度与掺杂浓度：
[0021]多功能边缘机构钨镍附加层：为钨镍复合结构或者钨结构构成，延伸覆盖至无源区的场氧隔离之上；
[0022]多功能边缘机构接触孔及金属填充提供穿过层间介质连接晶圆表面与顶层金属的通道，其间填充铝、铜铝合金或者钨金属；
[0023]多功能边缘机构终止加强注入：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第二类型半导体，掺杂浓度范围为5E16cm
‑
3至2.5E17cm
‑
3之间，与扩散掺杂或者注入掺杂区域同时制备，由注入或者扩散方式形成；
[0024]多功能边缘机构多晶附加层与多功能边缘机构钨镍附加层均深入表面并且围绕在由单晶衬底、扩散掺杂或者注入掺杂区域、注入掺杂区域构成TVS主结附近，多功能边缘机构多晶附加层与多功能边缘机构终止加强注入之间、多功能边缘机构多晶附加层与多功能边缘机构钨镍附加层之间无设计的或者工艺残留的SiO2层。
[0025]W1为多晶伪栅的宽度，用来控制触发注入与注入掺杂区域之间的间距；
[0026]S1为触发注入与多功能边缘机构终止加强注入之间的间距，S2为触发注入与多功能边缘机构多晶附加层之间的间距，S2为触发注入与多功能边缘机构终止加强注入之间的间距，S1与S3之和为S2；S2的值大于等于扩散掺杂或者注入掺杂区域的深度与注入掺杂区域的深度之差；
[0027]W2为多功能边缘机构多晶附加层所填充槽的宽度，W3为多功能边缘机构钨镍附加层所填充槽的深度，W4为剩余槽的宽度，W3的值为多功能边缘机构钨镍附加层厚度与W4之和，W2的值为多功能边缘机构多晶附加层厚度与W3之和。
[0028]一种带耙齿状机构的ESD浪涌防护TVS结构，包括：
[0029]单晶衬底：为硅基半导体衬底，晶胞结构为单晶，掺杂半导体类型为第一类型半导体，掺杂浓度范围为1E16cm
‑
3至2.5E17cm
‑
3之间；
[0030]半导体外延：为硅基第二类型半导体外延，杂质浓度范围为5E16cm
‑
3至2.5E17cm
‑
3之间，由外延生长方式形成；
[0031]注入掺杂区域：为半导体外延中的掺杂区域，掺杂半导体类型为第一类型半导体，掺杂浓度范围为5E18cm
‑
3至1E20cm
‑
3之间，由离子注入方式形成；
[0032]触发注入：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第一类型半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带耙齿状机构的ESD浪涌防护TVS结构，其特征在于包括：单晶衬底：为硅基半导体衬底，晶胞结构为单晶，掺杂半导体类型为第一类型半导体，掺杂浓度范围为1E16cm
‑
3至2.5E17cm
‑
3之间；扩散掺杂或者注入掺杂区域：扩散掺杂或者注入掺杂区域为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第二类型半导体，掺杂浓度范围为5E16cm
‑
3至2.5E17cm
‑
3之间，由注入或者扩散方式形成；注入掺杂区域：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第一类型半导体，掺杂浓度范围为5E18cm
‑
3至1E20cm
‑
3之间，由注入或者扩散方式形成；触发注入：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第一类型半导体；多晶伪栅：为多晶硅形成的伪栅，用于通过控制多晶伪栅的宽度定义注入掺杂区域与触发注入之间的距离，从而决定TVS开启电压；接触孔及金属填充：提供穿过层间介质连接晶圆表面与顶层金属的通道，其间填充铝、铜铝合金或者钨金属；顶层金属：为无钝化层的顶层金属，作为垫脚用于电学连接；背面金属：作为金属电极引出晶圆背面的电位用于电学连接；所述单晶衬底、扩散掺杂或者注入掺杂区域、注入掺杂区域、触发注入、多晶伪栅的TVS管结构在圆环结构的内侧，是主要的泻放电流结构，所述单晶衬底、多功能边缘机构终止加强注入、多功能边缘机构多晶附加层、多功能边缘机构钨镍附加层的多功能边缘机构在圆环结构的外侧。2.根据权利要求1所述的一种带耙齿状机构的ESD浪涌防护TVS结构，其特征在于包括：晶圆表面钨镍耙齿：由钨镍复合结构或者钨结构填充开槽形成，耙齿分布范围限制在注入掺杂区域靠近晶圆表面，所述晶圆表面钨镍耙齿与多功能边缘机构钨镍附加层一同制备，具有相同的厚度；晶圆背面钨镍耙齿：由钨镍复合结构或者钨结构填充开槽形成；多功能边缘机构多晶附加层：由一定掺杂浓度的多晶硅填充开槽形成，多晶硅的掺杂类型为第二类型半导体类型，掺杂浓度在7.5E18cm
‑
3至8.5E19cm
‑
3范围内多功能边缘机构多晶附加层与多晶伪栅一同制备，具有相同的厚度与掺杂浓度：多功能边缘机构钨镍附加层：为钨镍复合结构或者钨结构构成，延伸覆盖至无源区的场氧隔离之上；多功能边缘机构接触孔及金属填充提供穿过层间介质连接晶圆表面与顶层金属的通道，其间填充铝、铜铝合金或者钨金属；多功能边缘机构终止加强注入：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第二类型半导体，掺杂浓度范围为5E16cm
‑
3至2.5E17cm
‑
3之间，与扩散掺杂或者注入掺杂区域同时制备，由注入或者扩散方式形成；多功能边缘机构多晶附加层与多功能边缘机构钨镍附加层均深入表面并且围绕在由单晶衬底、扩散掺杂或者注入掺杂区域、注入掺杂区域构成TVS主结附近，多功能边缘机构多晶附加层与多功能边缘机构终止加强注入之间、多功能边缘机构多晶附加层与多功能边缘机构钨镍附加层之间无设计的或者工艺残留的SiO2层。3.根据权利要求1所述的一种带耙齿状机构的ESD浪涌防护TVS结构，其特征在于：
W1为多晶伪栅的宽度，用来控制触发注入与注入掺杂区域之间的间距；S1为触发注入与多功能边缘机构终止加强注入之间的间距，S2为触发注入与多功能边缘机构多晶附加层之间的间距，S2为触发注入与多功能边缘机构终止加强注入之间的间距，S1与S3之和为S2；S2的值大于等于扩散掺杂或者注入掺杂区域的深度与注入掺杂区域的深度之差；W2为多功能边缘机构多晶附加层所填充槽的宽度，W3为多功能边缘机构钨镍附加层所填充槽的深度，W4为剩余槽的宽度，W3的值为多功能边缘机构钨镍附加层厚度与W4之和，W2的值为多功能边缘机构多晶附加层厚度与W3之和。4.一种带耙齿状机构的ESD浪涌防护TVS结构，其特征在于包括：单晶衬底：为硅基半导体衬底，晶胞结构为单晶，掺杂半导体类型为第一类型半导体，掺杂浓度范围为1E16cm
‑
3至2.5E17cm
‑
3之间；半导体外延：为硅基第二类型半导体外延，杂质浓度范围为5E16cm
‑
3至2.5E17cm
‑
3之间，由外延生长方式形成；注入掺杂区域：为半导体外延中的掺杂区域，掺杂半导体类型为第一类型半导体，掺杂浓度范围为5E18cm
‑
3至1E20cm
‑
3之间，由离子注入方式形成；触发注入：为硅基半导体衬底中的掺杂区域，掺杂半导体类型为第一类型半导体；多晶伪栅：为多晶硅形成的伪栅，用于通过控制多晶伪栅的宽度定义注入掺杂区域与触发注入之间的距离，从而决定TVS开启电压；接触孔及金属填充：提供穿过层间介质连接晶圆表面与顶层金属的通道，其间填充铝、铜铝合金或者钨金属；顶层金属：为无钝化层的顶层金属，作为垫脚用于电学连接；背面金属：作为金属电极引出晶圆背面的电位用于电学连接；所述单晶衬底、半导体外延、注入掺杂区域、触发注入、多晶伪栅的TVS管结构在圆环结构的内侧，是主要的泻放电流结构，所述单晶衬底、半导体外延、多功能边缘机构多晶附加层、多功能边缘机构钨镍附加层的多功能边缘机构在圆环结构的外侧。5.根据权利要求4所述的一种带耙齿状机构的ESD浪涌防护TVS结构，其特征在于包括：晶圆表面钨镍耙齿：由钨镍复合结构或者钨结构填充开槽形成，耙齿分布范围限制在注入掺杂区域靠近晶圆表面，所述晶圆表面钨镍耙齿与多功能边缘机构钨镍附加层一同制备，具有相同的厚度；晶圆背面钨镍耙齿：由钨镍复合结构或者钨结构填充开槽形成；多功能边缘机构多晶附加层：由一定掺杂浓度的多晶硅填充开槽形成，多晶硅的掺杂类型为第二类型半导体类型，掺杂浓度在7.5E18cm
‑
3至8.5E19cm
‑
3范围内多功能边缘机构多晶附加层与多晶伪栅一同制备，具有相同的厚度与掺杂浓度：多功能边缘机构钨镍附加层：为钨镍复合结构或者钨结构构成，延伸覆盖至无源区的场氧隔离之上；多功能边缘机构接触孔及金属填充提供穿过层间介质连接晶圆表面与顶层金属的通道，其间填充铝、铜铝合金或者钨金属；边缘电场延长注入：为边缘电场延长注入，与注入掺杂区域和触发注...

【专利技术属性】
技术研发人员：杨帆，姜一波，吴瑕，
申请(专利权)人：江苏庆延微电子有限公司，
类型：发明
国别省市：