适用于多种高速接口标准的接收电路制造技术

本公开的实施例提供了一种适用于多种高速接口标准的接收电路；应用于电子电路设计技术领域。所述方法包括通过调制电阻电路将输入信号转换为共模电压，在共模电压检测电路中将所述共模电压与参考电压进行比较，若共模电压小于参考电压，则输入信号经过折叠放大器和第一共源放大器后输出，若共模电压大于参考电压，则输入信号经过第二共源放大器后输出。这样共模电压从0伏变到电源电压，该接收电路仍能正常工作，且跨导恒定、能够识别较小的摆幅、噪声小、误码率低。误码率低。误码率低。

【技术实现步骤摘要】
适用于多种高速接口标准的接收电路


[0001]本公开涉及电子电路设计
，尤其涉及一种适用于多种高速接口标准的接收电路。

技术介绍

[0002]常见的高速接口标准有LVDS、CML、VML和LVPECL等，传统的各种接口的转换需要隔直电容和重新加载共模电压，比较繁琐。因此设计一种能适应各种接口的接收电路尤为重要，这就需要共模电压能实现rail to rail，即能够在0伏到最大电压VDD之间变化，传统rail to rail接收电路的输出级只能用套筒式的共源共栅结构，电路增益过大，且容易将噪声放大，进而恶化误码率；此外，在不同电压下，输入级的跨导不能保持恒定，从而引起失真，恶化误码率。

技术实现思路

[0003]本公开提供了一种适用于多种高速接口标准的接收电路及其工作方法。
[0004]根据本公开的第一方面，提供了一种适用于多种高速接口标准的接收电路。该电路包括：
[0005]核心接收电路和共模电压检测电路；其中，
[0006]核心接收电路包括调制电阻电路、折叠放大器、第一共源放大器、第二共源放大器、第一缓冲器、第二缓冲器、控制电压节点Vc1；
[0007]进一步地，调制电阻电路的第一输入端连接正输入电压节点Vin+，第二输入端连接负输入电压节点Vin
‑
，输出端连接共模电压节点COM_IN；
[0008]折叠放大器的第一输入端连接正输入电压节点Vin+，第二输入端连接负输入电压节点Vin
‑
，第一节点连接控制电压节点Vc1，第二节点连接第一共源放大器的第一节点、第一缓冲器的第一节点和第二缓冲器的第一节点，第一输出端连接第一共源放大器的第一输入端，第二输出端连接第一共源放大器的第二输入端；
[0009]第一共源放大器的第一输出端连接第一缓冲器的输入端，第二输出端连接第二缓冲器的输入端；
[0010]第二共源放大器的第一输入端连接负输入电压节点Vin
‑
，第二输入端连接正输入电压节点Vin+，第一节点连接控制电压节点Vc1，第一输出端连接第一缓冲器的输入端，第二输出端连接第二缓冲器的输入端；
[0011]第一缓冲器的输出端连接负输出电压节点Vout
‑
，第二缓冲器的输出端连接正输出电压节点Vout+；
[0012]共模电压检测电路包括偏置电流供给电路和比较电路；
[0013]进一步地，偏置电流供给电路的输入端连接共模电压节点COM_IN，第一输出端连接比较电路的第一输入端，第二输出端连接比较电路的第二输入端；
[0014]比较电路的输出端连接数字输出信号节点Z。
[0015]在第一方面的一些可实现方式中，调制电阻电路包括：
[0016]电阻R9
‑
R11；
[0017]调制电阻电路的第一输入端包括电阻R9的一端，第二输入端包括电阻R10的一端，输出端包括电阻R11的一端；
[0018]电阻R9的另一端与电阻R10的另一端、电阻R11的另一端相连。
[0019]在第一方面的一些可实现方式中，折叠放大器包括：
[0020]PMOS管MP2
‑
MP4、MP6
‑
MP10、NMOS管MN14
‑
MN15、电阻R3
‑
R4；其中，
[0021]折叠放大器的第一输入端包括MP7的栅极，第二输入端包括MP8的栅极，第一节点包括MP2
‑
MP4的栅极，第二节点包括MP2
‑
MP4的源极，第一输出端包括MN14的漏极，第二输出端包括MN15的漏极；
[0022]MP2的漏极连接MP6的源极；
[0023]MP6的栅极连接MP9、MP10的栅极，漏极连接MP7、MP8的源极；
[0024]MP9的源极连接MP3的漏极，漏极连接MN14的漏极；
[0025]MP10的源极连接MP4的漏极，漏极连接MN15的漏极；
[0026]MN14的漏极连接MP7的漏极，MN15的漏极连接MP8的漏极；
[0027]MN14的栅极连接MN14的漏极，源极连接电阻R3的一端；
[0028]MN15的栅极连接MN15的漏极，源极连接电阻R4的一端。
[0029]在第一方面的一些可实现方式中，第一共源放大器包括：
[0030]NMOS管MN16
‑
MN17、电阻R1
‑
R2、R5
‑
R6；其中，
[0031]第一共源放大器的第一输入端包括MN16的栅极，第二输入端包括MN17的栅极，第一节点包括电阻R1、R2的一端，第一输出端包括MN16的漏极，第二输出端包括MN17的漏极；
[0032]MN16的源极连接电阻R5的一端，漏极连接电阻R1的另一端；
[0033]MN17的源极连接电阻R6的一端，漏极连接电阻R2的另一端。
[0034]在第一方面的一些可实现方式中，第二共源放大器包括：
[0035]NMOS管MN3
‑
MN4、MN10
‑
MN11、电阻R1
‑
R2；其中，
[0036]第二共源放大器的第一输入端包括MN3的栅极，第二输入端包括MN4的栅极，第一节点包括MN11的栅极，第一输出端包括MN3的漏极，第二输出端包括MN4的漏极；
[0037]MN11的漏极连接MN10的源极；
[0038]MN3、MN4的源极连接MN10的漏极，MN3的漏极连接电阻R1的另一端，MN4的漏极连接电阻R2的另一端。
[0039]在第一方面的一些可实现方式中，第一缓冲器包括：
[0040]NMOS管MN1、MN18；
[0041]第一缓冲器的输入端包括MN1的栅极，第一节点包括MN1的漏极，输出端包括MN1的源极；
[0042]MN1的源极连接MN18的漏极；
[0043]第二缓冲器包括NMOS管MN2、MN19；
[0044]第二缓冲器的输入端包括MN2的栅极，第一节点包括MN2的漏极，输出端包括MN2的源极；
[0045]MN2的源极连接MN19的漏极。
[0046]在第一方面的一些可实现方式中，偏置电流供给电路包括：
[0047]反相器、PMOS管MP11、MP13
‑
MP15、MP19
‑
MP22、电阻R12、NMOS管MN20
‑
MN31；
[0048]偏置电流供给电路的输入端包括MN31的栅极，第一输出端包括MN26的源极，第二输出端包括MN31的源极；
[0049]MP11的漏极连接MP13、MP14的栅极，栅极连接反相器的输出端；
[0050]MP13
‑
MP15的源极、电阻R12的一端连接电压节点VCC，MP13的漏极连接MP1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于多种高速接口标准的接收电路，其特征在于，包括：核心接收电路和共模电压检测电路；其中，所述核心接收电路包括调制电阻电路、折叠放大器、第一共源放大器、第二共源放大器、第一缓冲器、第二缓冲器、控制电压节点Vc1；所述调制电阻电路的第一输入端连接正输入电压节点Vin+，第二输入端连接负输入电压节点Vin
‑
，输出端连接共模电压节点COM_IN；所述折叠放大器的第一输入端连接正输入电压节点Vin+，第二输入端连接负输入电压节点Vin
‑
，第一节点连接控制电压节点Vc1，第二节点连接第一共源放大器的第一节点、第一缓冲器的第一节点和第二缓冲器的第一节点，第一输出端连接第一共源放大器的第一输入端，第二输出端连接第一共源放大器的第二输入端；所述第一共源放大器的第一输出端连接第一缓冲器的输入端，第二输出端连接第二缓冲器的输入端；所述第二共源放大器的第一输入端连接负输入电压节点Vin
‑
，第二输入端连接正输入电压节点Vin+，第一节点连接控制电压节点Vc1，第一输出端连接第一缓冲器的输入端，第二输出端连接第二缓冲器的输入端；所述第一缓冲器的输出端连接负输出电压节点Vout
‑
，第二缓冲器的输出端连接正输出电压节点Vout+；所述共模电压检测电路包括偏置电流供给电路和比较电路；所述偏置电流供给电路的输入端连接共模电压节点COM_IN，第一输出端连接比较电路的第一输入端，第二输出端连接比较电路的第二输入端；所述比较电路的输出端连接数字输出信号节点Z。2.根据权利要求1所述的电路，其特征在于，所述调制电阻电路，包括：电阻R9
‑
R11；所述调制电阻电路的第一输入端包括电阻R9的一端，第二输入端包括电阻R10的一端，输出端包括电阻R11的一端；所述电阻R9的另一端与电阻R10的另一端、电阻R11的另一端相连。3.根据权利要求1所述的电路，其特征在于，所述折叠放大器，包括：PMOS管MP2
‑
MP4、MP6
‑
MP10、NMOS管MN14
‑
MN15、电阻R3
‑
R4；所述折叠放大器的第一输入端包括MP7的栅极，第二输入端包括MP8的栅极，第一节点包括MP2
‑
MP4的栅极，第二节点包括MP2
‑
MP4的源极，第一输出端包括MN14的漏极，第二输出端包括MN15的漏极；所述MP2的漏极连接MP6的源极；所述MP6的栅极连接MP9、MP10的栅极，漏极连接MP7、MP8的源极；所述MP9的源极连接MP3的漏极，漏极连接MN14的漏极；所述MP10的源极连接MP4的漏极，漏极连接MN15的漏极；所述MN14的漏极连接MP7的漏极，MN15的漏极连接MP8的漏极；所述MN14的栅极连接MN14的漏极，源极连接电阻R3的一端；所述MN15的栅极连接MN15的漏极，源极连接电阻R4的一端。4.根据权利要求1所述的电路，其特征在于，所述第一共源放大器，包括：
NMOS管MN16
‑
MN17、电阻R1
‑
R2、R5
‑
R6；所述第一共源放大器的第一输入端包括MN16的栅极，第二输入端包括MN17的栅极，第一节点包括电阻R1、R2的一端，第一输出端包括MN16的漏极，第二输出端包括MN17的漏极；所述MN16的源极连接电阻R5的一端，漏极连接电阻R1的另一端；所述MN17的源极连接电阻R6的一端，漏极连接电阻R2的另一端。5.根据权利要求1所述的电路，其特征在于，所述第二共源放大器，包括：NMOS管MN3
‑
MN4、MN10
‑
MN11、电阻R1
‑
R2；所述第二共源放大器的第一输入端包括MN3的栅极，第二输入端包括MN4的栅极，第一节点包括MN11的栅极，第一输出端包括MN3的漏极，第二输出端包括MN4的漏极；所述MN11的漏极连接MN10的源极；所述MN3、MN4的源极连接MN10的漏极，MN3的漏极连接电阻R1的另一端，MN4的漏极连接电阻R2的另一端。6.根据权利要求1所述的电路，其特征在于，所述第一缓冲器，包括：NMOS管MN1、MN18；所述第一缓冲器的输入端包括MN1的栅极，第一节点包括MN1的漏极...

【专利技术属性】
技术研发人员：陈明辉，季晓燕，韩正祥，
申请(专利权)人：北京均微电子科技有限责任公司，
类型：发明
国别省市：