一种非易失静态随机存储器单元制造技术

本公开实施例中提供了一种非易失静态随机存储器单元，属于信息存储技术领域，具体包括：易失性SRAM存储器，易失性SRAM存储器包括锁存器和选通管；伪差分非易失NVM存储器，伪差分非易失NVM存储器包括一个大尺寸N型晶体管构成的耦合电容器、一个N型晶体管复用为电荷隧穿管和读取管，一个P型晶体管构成的读取管、并和N型复用读取管一起构成差分读取电路，三个晶体管的多晶栅连接在一起构成非易失存储数据的浮栅；两个隔离保护管，两个隔离保护管设置于易失性SRAM存储器和伪差分非易失NVM存储器之间。通过本公开的方案，降低了生产成本，提高了兼容性、存储密度和容量。存储密度和容量。存储密度和容量。

【技术实现步骤摘要】
一种非易失静态随机存储器单元


[0001]本公开实施例涉及信息存储
，尤其涉及一种非易失静态随机存储器单元。

技术介绍

[0002]目前，当前计算机系统中包括两类存储器，一类是掉电之后数据丢失的易失性存储器，主要是SRAM和DRAM，该类型存储器存取速度快，适合于芯片上电后数据的实时交换；另一类是掉电之后数据保持的非易失性存储器，主要是FLASH，该存储器写入数据很慢，所以不用于数据的实时交换，只用于数据的存储。计算机系统中通常是两类存储器并存来搭配使用，既保证数据的快速实时交换又保证系统掉电后数据保持。
[0003]非易失性静态随机存储器(NVSRAM)同时具有以上两种存储器的特性，既能够实现快速存取数据又能够在系统掉电后实现数据保持。传统的NVSRAM一般将一个SRAM单元和两个EEPROM或者FLASH单元(差分结构)组合起来。该方案主要有两个缺点，第一点，FLASH工艺为特殊工艺，需要增加10层左右的掩膜，成本高；另一点是SRAM单元需要和FLASH单元隔离，FLASH单元需要高压驱动，所以隔离需要更大的存储单元面积，这造成存储单元面积很大，芯片成本高的同时，其存储容量也很难提升。
[0004]可见，亟需一种成本低、兼容性高、存储密度和容量高的非易失静态随机存储器单元。

技术实现思路

[0005]有鉴于此，本公开实施例提供一种非易失静态随机存储器单元，至少部分解决现有技术中存在兼容性、存储密度和容量较差的问题。
[0006]本公开实施例提供了一种非易失静态随机存储器单元，包括：
[0007]易失性SRAM存储器，易失性SRAM存储器包括锁存器和选通管；
[0008]伪差分非易失NVM存储器，伪差分非易失NVM存储器包括一个大尺寸N型晶体管构成的耦合电容器、一个N型晶体管复用为电荷隧穿管和复用读取管，一个P型晶体管构成的读取管、并和N型复用读取管一起构成差分读取电路，三个晶体管的多晶栅连接在一起构成非易失存储数据的浮栅；
[0009]两个隔离保护管，两个隔离保护管设置于易失性SRAM存储器和伪差分非易失NVM存储器之间，所述隔离保护管为N型晶体管。
[0010]根据本公开实施例的一种具体实现方式，所述锁存器包括两个P型晶体管和两个N型晶体管，两个P型晶体管和两个N型晶体管为互锁结构。
[0011]根据本公开实施例的一种具体实现方式，所述选通管包括两个N型晶体管。
[0012]根据本公开实施例的一种具体实现方式，所述两个P型晶体管还设置有电源端口VCCI。
[0013]根据本公开实施例的一种具体实现方式，所述伪差分非易失NVM存储器通过两个
隔离保护管与易失性SRAM存储器连接于D，DB差分节点。
[0014]根据本公开实施例的一种具体实现方式，所述非易失静态随机存储器单元的操作模式包括STORE操作，RECALL操作，SRAM读操作，SRAM写操作；
[0015]STORE操作包括STORE擦除和STORE编程两个步骤，STORE擦除采用FN隧穿的机制将电子从伪差分非易失NVM存储器浮栅中排除，降低伪差分非易失NVM存储器中N型读取管的阈值，同时，提高伪差分非易失NVM存储器中P型读取管的阈值，STORE编程采用FN隧穿的机制将电子存入到伪差分非易失NVM存储器浮栅中，提高伪差分非易失NVM存储器中N型读取管的阈值，同时，降低伪差分非易失NVM存储器中P型晶体管的阈值；
[0016]RECALL操作包括RECALL复位、RECALL读和RECALL写三个步骤，RECALL复位操作将电源电压VCCI加载为0V以使易失性SRAM存储器中的数据复位，易失性SRAM存储器中各节点电压为0V，RECALL读操作从伪差分非易失NVM存储器中读取数据并注入浮空的锁存器中的D和DB节点，RECALL写操作将易失性SRAM存储器电源电压VCCI加载电压以实现数据稳定写入易失性SRAM存储器中；
[0017]SRAM读操作时隔离单元将易失性SRAM存储器和伪差分非易失NVM存储器断开，易失性SRAM存储器中的选通管打开，SRAM数据通过BL和BLB差分输出；
[0018]SRAM写操作时隔离单元将易失性SRAM存储器和伪差分非易失NVM存储器断开，易失性SRAM存储器中的选通打开，BL和BLB上的差分数据通过选通管写入易失性SRAM存储器中。
[0019]本公开实施例中的非易失静态随机存储器单元方案，包括：易失性SRAM存储器，易失性SRAM存储器包括锁存器和选通管；伪差分非易失NVM存储器，伪差分非易失NVM存储器包括一个大尺寸N型晶体管构成的耦合电容器、一个N型晶体管复用为电荷隧穿管和读取管，一个P型晶体管构成的读取管、并和N型复用读取管一起构成差分读取电路，三个晶体管的多晶栅连接在一起构成非易失存储数据的浮栅；两个隔离保护管，两个隔离保护管设置于易失性SRAM存储器和伪差分非易失NVM存储器之间。
[0020]本公开实施例的有益效果为：通过本公开的方案，在快速存储数据的同时，能够在系统掉电后保持数据；该存储器采用标准CMOS工艺生产，工艺兼容性强，制造成本低；该存储器单元面积小，存储密度高，可以极大的扩展存储容量；该存储器非易失存储数据使用FN隧穿机制，有效降低芯片整体功耗，允许芯片扩展容量。
附图说明
[0021]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0022]图1为本公开实施例提供的一种非易失静态随机存储器单元的结构示意图；
[0023]图2为本公开实施例提供的一种传统非易失性静态随机存储器的结构示意图。
[0024]附体标记汇总：
[0025]非易失静态随机存储器单元100；
[0026]易失性SRAM存储器110，锁存器111，选通管112,；
[0027]伪差分非易失NVM存储器120，耦合电容器121，电荷隧穿管/复用读取管122，读取
管123；
[0028]隔离保护管130。
具体实施方式
[0029]下面结合附图对本公开实施例进行详细描述。
[0030]以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0031]需要说本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失静态随机存储器单元，其特征在于，包括：易失性SRAM存储器，易失性SRAM存储器包括锁存器和选通管；伪差分非易失NVM存储器，伪差分非易失NVM存储器包括一个大尺寸N型晶体管构成的耦合电容器、一个N型晶体管复用为电荷隧穿管和复用读取管，一个P型晶体管构成的读取管、并和N型复用读取管一起构成差分读取电路，三个晶体管的多晶栅连接在一起构成非易失存储数据的浮栅；两个隔离保护管，两个隔离保护管设置于易失性SRAM存储器和伪差分非易失NVM存储器之间，所述隔离保护管为N型晶体管。2.根据权利要求1所述的非易失静态随机存储器单元，其特征在于,所述锁存器包括两个P型晶体管和两个N型晶体管，两个P型晶体管和两个N型晶体管为互锁结构。3.根据权利要求2所述的非易失静态随机存储器单元，其特征在于,所述选通管包括两个N型晶体管。4.根据权利要求3所述的非易失静态随机存储器单元，其特征在于,所述两个P型晶体管还设置有电源端口VCCI。5.根据权利要求4所述的非易失静态随机存储器单元，其特征在于,所述伪差分非易失NVM存储器通过两个隔离保护管与易失性SRAM存储器连接于D，DB差分节点。6.根据权利要求5所述的非易失静态随机存储器单元，其特征在于,所述非易失静态随机存储器单元的操作模式包括STORE操作，RECALL操作，SRAM读操作，SRAM写操...

【专利技术属性】
技术研发人员：蔡磊，刘祥远，傅祎晖，陈强，杨国庆，谈斌，
申请(专利权)人：湖南融创微电子有限公司，
类型：发明
国别省市：