数据总线电路、探测模块及激光雷达制造技术

一种数据总线电路、探测模块及激光雷达。所述数据总线电路，用于将主机设备写入的数据传输至从机设备；所述数据总线电路包括：两个以上总线接口单元；所述两个以上总线接口单元，用于将主机设备写入的数据，沿单一方向传输。采用上述方案，可以实现多个主机设备与多个从机设备的一一连接，并减少因布线交叉过多而造成的拥塞。而造成的拥塞。而造成的拥塞。

【技术实现步骤摘要】
数据总线电路、探测模块及激光雷达


[0001]本专利技术涉及电子电路
，具体涉及一种数据总线电路、探测模块及激光雷达。

技术介绍

[0002]在芯片中，使用总线实现各功能部件之间的数据传输。目前常用的总线主要有高级高性能总线(Advanced High Performance Bus，AHB)和高级可扩展接口(Advanced eXtensible Interface，AXI)等。主机设备(master)通过总线向从机设备(slave)进行数据传输。
[0003]利用AHB总线进行数据传输时，多个主机设备均可以输出地址信息和相应控制信号。所述地址信息和控制信号，用于表征该主机设备所要执行的传输。AHB总线中的仲裁器决定哪一个主机设备的输出信息，能够传输到所有的从机设备。AHB总线在任何时候只允许一个总线主机处于有效状态并能使用总线，不适用于多个主机设备对多个从机设备的数据传输。
[0004]AXI总线是一种多通道传输总线，AXI总线可以将地址、读数据、写数据在不同的通道中发送，可同时执行多个读写操作。但使用AXI总线在芯片内实现多个主机设备与多个从机设备的一一连接时，由于主机设备与从机设备的数量较多，会使得片内布线交叉过多，容易造成拥塞。
[0005]因此，如何实现多个主机设备与多个从机设备的一一连接，并减少因布线交叉过多而造成的拥塞，成为亟待解决的问题。

技术实现思路

[0006]本专利技术要解决的问题是：如何实现多个主机设备与多个从机设备的一一连接，并减少因布线交叉过多而造成的拥塞。
[0007]为解决上述问题，本专利技术实施例提供了一种数据总线电路，用于将主机设备写入的数据传输至从机设备；所述数据总线电路包括：两个以上总线接口单元；所述两个以上总线接口单元，用于将主机设备写入的数据，沿单一方向传输。
[0008]本专利技术实施例还提供了一种探测模块，所述探测模块包括主机设备，上述任一种的数据总线电路，以及从机设备；所述主机设备通过所述数据总线电路，与所述从机设备进行数据传输。
[0009]本专利技术实施例还提供了一种激光雷达，所述激光雷达包括上述任一种的探测模块。
[0010]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0011]应用本专利技术的方案，数据总线电路包括两个以上总线接口单元，所述两个以上总线接口单元，用于将主机设备写入的数据，沿单一方向传输即主机设备向数据总线电路中写入数据，并在总线中沿单一方向传输，由此可以使多个主机设备同时写入、多个从机设备
同时读出，提供高数据带宽。并且，由于数据单向流动，主机设备和从机设备之间无需交叉布线，不容易出现拥塞。
附图说明
[0012]图1是一种AXI总线的内部布线示意图；
[0013]图2是本专利技术实施例中一种数据总线电路的连接示意图；
[0014]图3是本专利技术实施例中另一种数据总线电路的连接示意图；
[0015]图4是本专利技术实施例中又一种数据总线电路的连接示意图；
[0016]图5是本专利技术实施例中一种数据总线电路的内部结构示意图；
[0017]图6是本专利技术实施例中另一种数据总线电路的连接示意图；
[0018]图7是本专利技术实施例中另一种数据总线电路内部结构示意图；
[0019]图8是本专利技术实施例中一种数据总线电路的内部结构示意图；
[0020]图9是本专利技术实施例中另一种数据总线电路的内部结构示意图；
[0021]图10是本专利技术实施例中一种数据总线电路内数据形式的示意图。
具体实施方式
[0022]在多个主机设备对多个从机设备进行数据传输的应用中，图1是一种AXI总线的内部布线示意图。使用AXI总线进行数据传输时，如图1所示，以实现3个主机设备与4个从机设备的一一连接为例，主机设备master1需要和从机设备slave1至slave4一一连接，主机设备master2也需要和从机设备slave1至slave4一一连接，主机设备master3也需要和从机设备slave1至slave4一一连接。因此，如果使用AXI总线实现类似几十个主机设备和几十个从机设备的全连接互联，需要大量的交叉走线。即使可以布线成功，也会限制并发传输的数据量，使总线带宽低。
[0023]尤其是在激光雷达的应用中，光源发射探测光，被障碍物漫反射后，部分返回激光雷达成为回波光，被探测器接收并进行光电转换，根据发射探测光与接收回波光的时间差，计算光的飞行时间(time of flight，ToF)，进而可以计算出障碍物的距离。为了获取接收回波光的精确时间，需要对探测器在一段时间内接收到的光信号进行采样和存储，由处理电路进行信号处理和计算等操作。随着激光雷达线数的增加，通常有多个光源并行发光，多个对应的探测器并行接收光信号，相应的需要并行采集、存储数据和处理等，片内数据量巨大。现有的总线无法在接收端芯片中有效布线，也无法满足数据传输的带宽要求。
[0024]针对该问题，本专利技术提供了一种数据总线电路，所述数据总线电路包括两个以上总线接口单元，所述两个以上总线接口单元，用于将主机设备写入的数据，沿单一方向传输即主机设备向数据总线电路中写入数据，并在总线中沿单一方向传输，由此可以使多个主机设备同时写入、多个从机设备同时读出。并且，由于数据单向流动，主机设备和从机设备之间无需交叉布线，不容易出现拥塞。
[0025]为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例作详细地说明。
[0026]本专利技术实施例提供了一种数据总线电路，所述用于将主机设备写入的数据传输至从机设备；所述数据总线电路可以包括：两个以上总线接口单元；所述两个以上总线接口单
元，用于将主机设备写入的数据，沿单一方向传输。
[0027]在具体实施中，沿所述数据总线电路，可以设置多个主机设备及多个从机设备，所述主机设备通常为两个以上，且所述从机设备为一个以上；或者，所述主机设备为一个以上，且所述从机设备为两个以上。在所述从机设备及主机设备中任一个数量为两个以上时，所述数据总线电路中均不存在交叉布线。当然，在所述从机设备及主机设备均为一个时，也可以使用本专利技术实施例中的数据总线电路进行数据传输。具体根据数据传输及处理的需求进行配置即可。
[0028]在具体实施中，基于数据传输及处理的需求，所述主机设备及从机设备的可以存在多种排布方式，即所述主机设备及从机设备的连接位置可以存在多种情况。
[0029]在本专利技术的一实施例中，通过所述数据总线电路连接的多个主机设备和多个从机设备，沿所述数据总线电路的数据传输方向依次排布，即沿数据传输方向上，数据总线电路先与多个主机设备顺序连接，再与多个从机设备顺序连接。多个主机设备可同时向数据总线电路写入数据，主机设备向数据总线电路写入的数据沿单一方向传输，可被任意一个从机设备读出。
[0030]图2是本专利技术实施例中一种数据总线电路的连接示意图，参照图2，数据总线电路20先与主本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据总线电路，用于将主机设备写入的数据传输至从机设备；其特征在于，包括：两个以上总线接口单元；所述两个以上总线接口单元，用于将主机设备写入的数据，沿单一方向传输。2.如权利要求1所述的数据总线电路，其特征在于，通过所述数据总线电路连接的多个主机设备和多个从机设备，沿所述数据总线电路依次排布。3.如权利要求1所述的数据总线电路，其特征在于，通过所述数据总线电路连接的主机设备及从机设备，根据数据传输需求，沿所述数据总线电路交错排布。4.如权利要求1所述的数据总线电路，其特征在于，所述总线接口单元包括：第一FIFO模块及第一仲裁模块；其中：所述第一FIFO模块，输入端用于与上一级总线接口单元连接，输出端与所述第一仲裁模块连接；所述第一FIFO模块用于缓存上一级总线接口单元的输出数据，以及将所缓存的数据输出至所述第一仲裁模块；所述第一仲裁模块，输出端用于与第一从机设备及下一级总线接口单元中的至少一个连接；所述第一仲裁模块用于将所在总线接口单元的输出数据传输至目标地址。5.如权利要求4所述的数据总线电路，其特征在于，当所述第一仲裁模块与第一主机设备连接时，所述总线接口单元还包括：第一AFIFO模块；所述第一AFIFO模块，输入端用于与第一主机设备连接，输出端与所述第一仲裁模块连接；所述第一AFIFO模块，用于缓存所述第一主机设备写入的数据，并将所缓存的数据输出至所述第一仲裁模块。6.如权利要求5所述的数据总线电路，其特征在于，所述第一AFIFO模块，用于在所述第一主机设备的数据达到所述数据总线电路的位宽时，将所缓存的数据输出至所述第一仲裁模块。7.如权利要求4或5所述的数据总线电路，其特征在于，当所述第一仲裁模块与所述第一从机设备连接时，所述总线接口单元还包括：第二AFIFO模块，输入端与所述第一仲裁模块连接，输出端用于与所述第一从机设备连接；所述第二AFIFO模块用于缓存所述第一仲裁模块的输出数据。8.如权利要求7所述的数据总线电路，其特征在于，所述第二AFIFO模块，用于将所述第一仲裁模块的输出数据转换成所述第一从机设备所需的位宽后，再将所缓存的数据输出至...

【专利技术属性】
技术研发人员：郑世伟，秦振会，蒋小龙，王永亮，向少卿，
申请(专利权)人：上海禾赛科技有限公司，
类型：发明
国别省市：