用于混合高度单元库的定制平铺的放置结构的适应性行图案制造技术

一种方法包括对结构的第一区域中的第一多个行进行实例化。第一区域具有与第一多个行的高度之和相对应的高度。该方法还包括对结构的第二区域中的第二多个行进行实例化。第二区域在结构中与第一区域水平相邻。第二区域具有与第二多个行的高度之和相对应的高度。该方法还包括确定第一多个行中的行是否与第二多个行中的行未对准，并且响应于而在第一多个行中的行与第二多个行中的行之间添加过渡区域。的行与第二多个行中的行之间添加过渡区域。的行与第二多个行中的行之间添加过渡区域。

【技术实现步骤摘要】
【国外来华专利技术】用于混合高度单元库的定制平铺的放置结构的适应性行图案


[0001]本公开涉及半导体器件设计，并且更具体地涉及用于使用不同高度单元的基于单元的设计的适应性结构。

技术介绍

[0002]半导体器件设计过程中的一个步骤是将晶体管单元放置到芯片设计中。该步骤允许用户查看晶体管单元是否适合芯片的物理边界。为了帮助放置晶体管单元，用户可以使用芯片结构，该芯片结构将芯片划分为适合晶体管单元的多个行。然后，用户可以将晶体管单元插入到这些行中。
[0003]随着半导体工艺接近微缩末期，器件性能的提高速度快于互连性能。因此，单元高度比金属间距(MP)收缩得更快。平面节点中的通用单元库为9MP高，从约500纳米(nm)工艺节点到28nm。高性能库为12MP，并且超高密度库为7MP。第一鳍型场效应晶体管(finFET)节点中的单元高度针对通用降至约7.5MP以及针对高性能降至10.5MP。超高密度库是不可能的，因为金属间距不够紧密而无法实现紧凑的单元布局和良好的引脚访问。到7nm时，通用库高度为6MP，而高性能库高度为7.5
‑
8MP。
[0004]从平面到第一finFET节点的基于单元的设计使块中的单元符合均匀高度的单元行。较高的复杂单元是行高度的倍数，并且与单高度单元放置在同一行中。该限制使得一个块中的单元能够共享公共电源轨和接地轨。
[0005]非关键路径上的小器件有助于最小化功耗。然而，当它们被放置在大器件旁边时，它们会改变大器件的时序或功率特性。在较旧的节点中，影响可以忽略不计。随着冲击越来越大，通过将器件尺寸不同的单元间隔开来防止冲击。第4代或第5代finFET节点中的间距要求太大而不实用，从而迫使行中的单元使用最大器件尺寸。这种限制导致高性能库的功耗飙升，因为它们使用更高的单元和更大的器件。
[0006]已经提出了使用由不同高度的单元行的重复图案组成的结构的基于单元的设计以解决高功耗的问题。这种图案的示例可以使用高度为5MP、7.5MP和10MP的单元库。每个单元行跨越块的宽度，行中可能有中断，以容纳分层子块或硬宏(诸如存储器)。尽可能矮的单元使用具有一个N鳍和一个P鳍的晶体管，而中等性能单元可以使用具有两个N鳍或两个P鳍的晶体管。高性能单元可以使用更高鳍数的器件。在拥挤的设计中，更高的单元也更容易布线。芯片上的块可以包括在性能、功率和布线拥塞方面与其需求最匹配的图案。因此，高性能块或具有高拥塞的块可以选择具有较大器件的较高比例的高单元行，而易于布线的较低性能块可以选择器件较小的具有较高比例的矮行的图案。该构造不限于finFET节点，并且可以同样有效地应用于较旧的平面节点、以及采用其他晶体管架构的未来节点，诸如全包围栅极、叉片或互补场效应晶体管(CFET)。
[0007]当前实践的一个重大限制是，任何给定高度的单元行都会扩展块的宽度，具有可能的切口来容纳硬宏。这限制了仅在y维度上调制对器件尺寸不同(因此高度不同)的单元所分配的空间的能力。然而，半导体芯片是二维的，并且在一些设计中需要在x和y维度上调
制高度不同的行的比例的能力。如果用户在不考虑底层行图案的情况下放置单元，则块的不同区域将需要高度不同的不同比例的单元。这些区域在整个块上以二维分布，并且不符合具有跨越整个块的不同高度行的块的一维平铺。

技术实现思路

[0008]根据一个实施例，一种用于设计芯片结构的方法包括对结构的第一区域中的第一多个行进行实例化。第一区域具有与第一多个行的高度之和相对应的高度。该方法还包括对结构的第二区域中的第二多个行进行实例化。第二区域在结构中与第一区域水平相邻。第二区域具有与第二多个行的高度之和相对应的高度。该方法还包括由处理设备确定第一多个行中的行是否与第二多个行中的行未对准，以及响应于确定第一多个行中的行与第二多个行中的行未对准，在第一多个行中的行与第二多个行中的行之间添加过渡区域。
[0009]第二区域的高度可以是第一区域的高度的至少两倍。在第二区域的第一部分中的第一多个行中的第一组行可以具有第一宽度，并且在第二区域的第二部分中的第一多个行中的第二组行可以具有不同于第一宽度的第二宽度。第二区域的第一部分的高度可以等于第一区域的高度。
[0010]该方法还可以包括：响应于确定第一区域中的一组行和第二区域中的一组行对准，而去除第一区域中的一组行与第二区域中的一组行之间的过渡区域。
[0011]该方法还可以包括对结构的第三区域中的第三多个行进行实例化。第三区域可以在结构中在第二区域上方。第三区域可以具有等于第一区域的高度的高度。第三多个行中的行和第二多个行中的行可以具有不同高度。
[0012]该方法还可以包括将一组晶体管实例化到第一多个行中。
[0013]第二区域的高度可以是第一区域的高度的整数倍。
[0014]第一多个行中的行可以具有不同于第二多个行中的行的高度的高度。
[0015]第一多个行中的第一行中的第一单元可以被布置为使用对于第一多个行本地的电源轨连接到全局电源轨，并且第二多个行中的第二行中的第二单元可以被布置为使用对于第二多个行本地的电源轨连接到全局电源轨。
[0016]根据另一实施例，一种用于设计芯片结构的系统包括存储器和通信耦合到存储器的硬件处理器。硬件处理器对结构的第一区域中的第一多个行进行实例化。第一区域具有与第一多个行的高度之和相对应的高度。硬件处理器还对结构的第二区域中的第二多个行进行实例化。第二区域在结构中与第一区域水平相邻。第二区域具有与第二多个行的高度之和相对应的高度。硬件处理器还通过处理设备确定第一多个行中的行是否与第二多个行中的行未对准，并且响应于确定第一多个行中的行与第二多个行中的行未对准，在第一多个行中的行与第二多个行中的行之间添加过渡区域。
[0017]第二区域的高度可以是第一区域的高度的至少两倍。在第二区域的第一部分中的第一多个行中的第一组行可以具有第一宽度，并且在第二区域的第二部分中的第一多个行中的第二组行可以具有不同于第一宽度的第二宽度。第二区域的第一部分的高度可以等于第一区域的高度。
[0018]硬件处理器还可以响应于确定第一区域中的一组行和第二区域中的一组行对准，而去除第一区域中的一组行与第二区域中的一组行之间的过渡区域。
[0019]硬件处理器还可以对结构的第三区域中的第三多个行进行实例化，第三区域在结构中在第二区域上方，第三区域具有等于第一区域的高度的高度。第三多个行中的行和第二多个行中的行可以具有不同高度。
[0020]硬件处理器还可以将一组晶体管实例化到第一多个行中。
[0021]第二区域的高度可以是第一区域高度的整数倍。
[0022]第一多个行中的行可以具有不同于第二多个行中的行的高度的高度。
[0023]根据另一实施例，一种非暂态计算机可读介质存储指令，该指令在由处理器执行时引起处理器执行用于设计芯片结构的操作。该操作包括对结构的第一区域中的第一多个行进行实例化，实例化在结构中与第一区域水平相邻的结构的第二区域中的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于设计芯片结构的方法，包括：对结构的第一区域中的第一多个行进行实例化，所述第一区域具有与所述第一多个行的高度之和相对应的高度；对所述结构的第二区域中的第二多个行进行实例化，所述第二区域在所述结构中与所述第一区域水平相邻，所述第二区域具有与所述第二多个行的高度之和相对应的高度；由处理设备确定所述第一多个行中的行是否与所述第二多个行中的行未对准；以及响应于确定所述第一多个行中的所述行与所述第二多个行中的所述行未对准，在所述第一多个行中的所述行与所述第二多个行中的所述行之间添加过渡区域。2.根据权利要求1所述的方法，其中所述第二区域的所述高度是所述第一区域的所述高度的至少两倍，并且其中在所述第二区域的第一部分中的所述第一多个行中的第一组行具有第一宽度，并且在所述第二区域的第二部分中的所述第一多个行中的第二组行具有不同于所述第一宽度的第二宽度。3.根据权利要求2所述的方法，其中所述第二区域的所述第一部分的高度等于所述第一区域的所述高度。4.根据权利要求1所述的方法，还包括响应于确定所述第一区域中的一组行和所述第二区域中的一组行对准，而去除所述第一区域中的所述一组行与所述第二区域中的所述一组行之间的过渡区域。5.根据权利要求1所述的方法，还包括对所述结构的第三区域中的第三多个行进行实例化，所述第三区域在所述结构中在所述第二区域上方，所述第三区域具有的高度等于所述第一区域的所述高度。6.根据权利要求5所述的方法，其中所述第三多个行中的行和所述第二多个行中的行具有不同高度。7.根据权利要求1所述的方法，还包括将一组晶体管实例化到所述第一多个行中。8.根据权利要求1所述的方法，其中所述第二区域的所述高度是所述第一区域的所述高度的整数倍。9.根据权利要求1所述的方法，其中所述第一多个行中的所述行具有的高度不同于所述第二多个行中的所述行的高度。10.根据权利要求1所述的方法，其中所述第一多个行中的第一行中的第一单元被布置为使用对于所述第一多个行本地的电源轨连接到全局电源轨，并且其中所述第二多个行中的第二行中的第二单元被布置为使用对于所述第二多个行本地的电源轨连接到所述全局电源轨。11.一种用于设计芯片结构的系统，包括：存储器；以及硬件处理器，通信耦合到所述存储器，所述硬件处理器被配置为：对结构的第一区域中的第一多个行进行实例化，所述第一区域具有与所述...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：