高侧驱动半导体芯片及衬底电位处理方法技术

一种高侧驱动半导体芯片及衬底电位处理方法，所述芯片包括Vbb端、IN端和OUT端，以及设置在芯片内的P型衬底、电荷泵、GATE驱动模块；所述GATE驱动模块包括功率MOS管；在IN端和GATE驱动模块的GATE端之间增加衬底电位偏置电路；当功率MOS管控制信号inL1为关断时，衬底电位偏置电路关掉功率MOS管，同时提供额外的下拉电流，使得GATE端电位与OUT端电位近似相等；当功率MOS管控制信号inL1为导通时，衬底电位偏置电路使得功率MOS管导通，同时将流入P型衬底的电流流入IN端，从而将衬底电位箝位至IN端电位。本发明专利技术在高侧驱动半导体芯片中增加了衬底电位偏置电路，可以防止器件的衬偏二极管导通，避免了寄生管导通漏电的问题。避免了寄生管导通漏电的问题。避免了寄生管导通漏电的问题。

【技术实现步骤摘要】
高侧驱动半导体芯片及衬底电位处理方法


[0001]本专利技术涉及一种电源开关芯片及控制方法，尤其涉及一种高侧驱动半导体芯片及衬底电位处理方法。

技术介绍

[0002]高侧驱动半导体芯片的系统结构原理参见图1。该芯片运用于电路高侧时，芯片没有直接接地的管脚，因此一般都采用N型半导体工艺(ntype)设计，将N型衬底(nsub)接最高电位的电源电压Vbb，然后在N型衬底中做P阱，并将P阱作为其他器件的衬底，以实现芯片中各功能模块之间的隔离。
[0003]但是，采用P型半导体工艺(ptype)设计时，P型衬底(psub)的衬底电位需要接到最低电位，否则容易形成衬底二极管正偏，引起衬底寄生漏电的问题。
[0004]图2是N型半导体工艺示意图，在Vc接电源电压Vbb的情况下，衬偏电位Ve可以是任意电压，都不会形成PN结正偏，所以不会引起衬底寄生漏电的问题。
[0005]参见图3，在P型半导体工艺中，不可能为了避免衬偏而让每个非隔离NMOS器件都接电源电压Vbb，因此就需要考虑P型衬底到NMOS器件的衬偏二极管是否导通。如果该衬偏二极管导通，就有可能导致其他寄生管导通漏电。为此必须采取措施来确保P型衬底对芯片内部功能模块中衬偏二极管形成反偏。
[0006]另外，在图1中，开关Vin闭合时，IN端对地导通，则GATE驱动模块通过控制功率MOS管的通断实现电荷泵(charge pump)的输出。芯片不工作时，GATE下拉模块工作，功率MOS管截止；芯片正常工作时，为了开启功率MOS管，需要关掉GATE下拉模块。当IN端为低电平时，需要将P型衬底下拉到与IN端电位相等，但下拉电流必须小于IN端上拉电流，否则会导致IN端无法上拉，相应无法关闭功率MOS管。

技术实现思路

[0007]本专利技术目的是提供一种高侧驱动半导体芯片及衬底电位处理方法，其解决了现有P型半导体工艺制备的高侧驱动半导体芯片存在寄生管导通漏电的技术问题。
[0008]本专利技术提供的技术方案是：
[0009]本专利技术第一种高侧驱动半导体芯片的衬底电位处理方法，所述高侧驱动半导体芯片包括Vbb端、IN端和OUT端，以及设置在芯片内的P型衬底、电荷泵、GATE驱动模块；所述GATE驱动模块包括功率MOS管；其特殊之处是，采用P型半导体工艺制备高侧驱动半导体芯片时，在芯片的IN端和GATE驱动模块的GATE端之间增加衬底电位偏置电路；所述衬底电位偏置电路实现以下功能：当功率MOS管控制信号inL1为关断时，衬底电位偏置电路关掉功率MOS管，同时提供额外的下拉电流，使得GATE端电位与OUT端电位近似相等；当功率MOS管控制信号inL1为导通时，衬底电位偏置电路使得功率MOS管导通，同时将流入P型衬底的电流流入IN端，从而将衬底电位箝位至IN端电位。
[0010]上述衬底电位偏置电路包括驱动开关模块、电流镜模块和GATE下拉模块；所述驱
动开关模块输入端接电荷泵输出端，用于控制电荷泵输出驱动电流的通断；所述电流镜模块包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二PMOS管P2；所述第五NMOS管N5的源极接P型衬底，其漏极接IN端，其栅极接第四NMOS管N4的栅极和漏极、第三NMOS管N3的栅极和第二PMOS管P2的漏极；所述第四NMOS管N4的漏极和第三NMOS管N3的源极接P型衬底；所述第二PMOS管P2的栅极接功率MOS管控制信号inL1，其源极接偏置电流bias1；所述GATE下拉模块包括第二NMOS管N2、第三电阻R3、第四电阻R4、下拉电阻R5；第三电阻R3的一端接第二NMOS管N2的栅极；第四电阻R4的一端接第二NMOS管N2的漏极；所述第二NMOS管N2的源极以及第五电阻的一端接OUT端；所述第三电阻R3、第四电阻R4以及第五电阻的另一端均接驱动开关模块的输出端；所述第三NMOS管N3的漏极接第二NMOS管N2的栅极；当功率MOS管控制信号inL1为关断时，衬底电位偏置电路的GATE下拉模块中的第二NMOS管N2导通，通过下拉GATE从而关掉功率MOS管，OUT端无输出电流；在GATE下拉时，下拉电阻R5提供额外的下拉电流，使得GATE端与OUT端电位近似相等；当功率MOS管控制信号inL1为导通时，第二NMOS管N2截止，从而关掉GATE端的下拉电流，功率MOS管导通，电荷泵从OUT端输出电流；功率MOS管导通时，流入P型衬底的电流通过衬底偏置电路流入IN端，同时将衬底电位箝位至IN端电位。
[0011]在第二NMOS管N2导通时，通过第四电阻R4限制第二NMOS管N2的下拉电流来控制功率MOS管的关断速度。
[0012]本专利技术实现上述第一种衬底电位处理方法的高侧驱动半导体芯片，包括Vbb端、IN端和OUT端，以及设置在芯片内的P型衬底、电荷泵、GATE驱动模块；所述GATE驱动模块包括功率MOS管；其特殊之处是，还包括衬底电位偏置电路；所述衬底电位偏置电路包括驱动开关模块、电流镜模块和GATE下拉模块；所述驱动开关模块输入端接电荷泵输出端，用于控制电荷泵输出驱动电流的通断；所述电流镜模块包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二PMOS管P2；所述第五NMOS管N5的源极接P型衬底，其漏极接IN端，其栅极接第四NMOS管N4的栅极和漏极、第三NMOS管N3的栅极和第二PMOS管P2的漏极；所述第四NMOS管N4的漏极和第三NMOS管N3的源极接P型衬底；所述第二PMOS管P2的栅极接功率MOS管控制信号inL1，其源极接偏置电流bias1；所述GATE下拉模块包括第二NMOS管N2、第三电阻R3、第四电阻R4、下拉电阻R5；第三电阻R3的一端接第二NMOS管N2的栅极；第四电阻R4的一端接第二NMOS管N2的漏极；所述第二NMOS管N2的源极以及第五电阻的一端接OUT端；所述第三电阻R3、第四电阻R4以及第五电阻的另一端均接驱动开关模块的输出端；所述第三NMOS管N3的漏极接第二NMOS管N2的栅极。
[0013]上述驱动开关模块具体包括第一PMOS管P1和第一电阻R1；所述第一PMOS管P1的栅极通过第一电阻R1接功率MOS管控制信号inL1，其源极接电荷泵输出端，其漏极接第三电阻R3、第四电阻R4以及第五电阻R5的一端。
[0014]上述驱动开关模块还可包括第一稳压管D1；所述第一稳压管D1的正极接第一PMOS管P1的栅极，其负极接第一PMOS管P1的源极。
[0015]上述GATE下拉模块还可包括第二稳压管D2；所述第二稳压管D2的正极接第二NMOS管N2的栅极，其负极接第一PMOS管P1的漏极。
[0016]本专利技术第二种高侧驱动半导体芯片的衬底电位处理方法，所述高侧驱动半导体芯片包括Vbb端、IN端、OUT端和GND端，以及设置在芯片内的P型衬底、电荷泵、GATE驱动模块；所述GATE驱动模块包括功率MOS管；其特征在于：采用P型半导体工艺制备电源开关芯片时，
在高侧驱动半导体芯片的GND端与P型衬底之间增加衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.高侧驱动半导体芯片的衬底电位处理方法，所述高侧驱动半导体芯片包括Vbb端、IN端和OUT端，以及设置在芯片内的P型衬底、电荷泵、GATE驱动模块；所述GATE驱动模块包括功率MOS管；其特征在于：采用P型半导体工艺制备高侧驱动半导体芯片时，在芯片的IN端和GATE驱动模块的GATE端之间增加衬底电位偏置电路；所述衬底电位偏置电路实现以下功能：当功率MOS管控制信号inL1为关断时，衬底电位偏置电路关掉功率MOS管，同时提供额外的下拉电流，使得GATE端电位与OUT端电位近似相等；当功率MOS管控制信号inL1为导通时，衬底电位偏置电路使得功率MOS管导通，同时将流入P型衬底的电流流入IN端，从而将衬底电位箝位至IN端电位。2.根据权利要求1所述高侧驱动半导体芯片的衬底电位处理方法，其特征在于；所述衬底电位偏置电路包括驱动开关模块、电流镜模块和GATE下拉模块；所述驱动开关模块输入端接电荷泵输出端，用于控制电荷泵输出驱动电流的通断；所述电流镜模块包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二PMOS管P2；所述第五NMOS管N5的源极接P型衬底，其漏极接IN端，其栅极接第四NMOS管N4的栅极和漏极、第三NMOS管N3的栅极和第二PMOS管P2的漏极；所述第四NMOS管N4的漏极和第三NMOS管N3的源极接P型衬底；所述第二PMOS管P2的栅极接功率MOS管控制信号inL1，其源极接偏置电流bias1；所述GATE下拉模块包括第二NMOS管N2、第三电阻R3、第四电阻R4、下拉电阻R5；第三电阻R3的一端接第二NMOS管N2的栅极；第四电阻R4的一端接第二NMOS管N2的漏极；所述第二NMOS管N2的源极以及第五电阻的一端接OUT端；所述第三电阻R3、第四电阻R4以及第五电阻的另一端均接驱动开关模块的输出端；所述第三NMOS管N3的漏极接第二NMOS管N2的栅极；当功率MOS管控制信号inL1为关断时，衬底电位偏置电路的GATE下拉模块中的第二NMOS管N2导通，通过下拉GATE从而关掉功率MOS管，OUT端无输出电流；在GATE下拉时，下拉电阻R5提供额外的下拉电流，使得GATE端与OUT端电位近似相等；当功率MOS管控制信号inL1为导通时，第二NMOS管N2截止，从而关掉GATE端的下拉电流，功率MOS管导通，电荷泵从OUT端输出电流；功率MOS管导通时，流入P型衬底的电流通过衬底偏置电路流入IN端，同时将衬底电位箝位至IN端电位。3.根据权利要求2所述高侧驱动半导体芯片的衬底电位处理方法，其特征在于：在第二NMOS管N2导通时，通过第四电阻R4限制第二NMOS管N2的下拉电流来控制功率MOS管的关断速度。4.高侧驱动半导体芯片，包括Vbb端、IN端和OUT端，以及设置在芯片内的P型衬底、电荷泵、GATE驱动模块；所述GATE驱动模块包括功率MOS管；其特征在于：还包括衬底电位偏置电路；所述衬底电位偏置电路包括驱动开关模块、电流镜模块和GATE下拉模块；所述驱动开关模块输入端接电荷...

【专利技术属性】
技术研发人员：熊平，杨世红，余远强，齐玥，王奇奇，
申请(专利权)人：陕西亚成微电子股份有限公司，
类型：发明
国别省市：