芯片测试方法、系统及装置制造方法及图纸

本申请公开了一种芯片测试方法、系统及装置，芯片的各封装IO管脚已分配有预设功能，本申请执行于受控方的方案包括：接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求；响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；上述步骤在芯片上电等待时间内执行完，芯片进入所述目标测试模式。所述目标测试模式。所述目标测试模式。

【技术实现步骤摘要】
芯片测试方法、系统及装置


[0001]本申请涉及集成电路
，尤其涉及一种芯片测试方法、系统及装置。

技术介绍

[0002]芯片测试已经成为集成电路设计和制造过程中非常重要的因素，是与集成电路设计有着密切联系的专门技术，与设计和制造成为了一个有机整体。可测性设计（Design for Test，DFT）给整个测试领域开拓了一条切实可行的途径，DFT已经成为芯片设计的关键环节。
[0003]芯片在进行产品设计的时候，会对芯片的封装进行成本和性能的评估，确定最终使用的封装方式。在芯片封装方式确定后，对每个封装IO进行功能分配。在成本受限的情况下，芯片上的每个封装IO都分配了确定的功能。
[0004]在所有IO都已经被分配功能的前提下，不能直接通过单独分配IO的方式来选择DFT模式。没有多余的封装IO提供给DFT模式选择的前提下，目前通过在裸片上预留比芯片封装更多的IO，可以执行晶圆测试（ChipProbing，CP）测试并通过这些多余的IO选择DFT测试模式。当封装IC时，这些裸片上多余的IO会直连到地，只封装功能IO即可。
[0005]功能测试（Functional Test，FT）一般是对封装好的芯片进行测试，所以如果上述方式，将无法在FT测试中进入DFT测试模式。但对于复杂功能的芯片，FT测试是必须项，没有进行过FT测试的芯片，将很难对客户保证足够高的良率。
[0006]如何提出一种可以在CP测试和FT测试下均能实现DFT模式测试的芯片测试方法，是目前需要解决的技术问题。
>
技术实现思路

[0007]本申请实施例的目的是提供一种芯片测试方法、系统及装置，用以解决封装芯片无法实现FT测试下的DFT模式测试的问题。
[0008]为了解决上述技术问题，本说明书是这样实现的：第一方面，提供了一种芯片测试方法，芯片的各封装IO管脚已分配有预设功能，所述方法执行于受控方，所述方法包括：接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求；响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；其中，上述步骤在芯片上电等待时间内执行完，所述芯片进入所述目标测试模式。
[0009]可选地，所述芯片上电等待时间从所述芯片的上电复位信号释放后开始，至接收到最终复位信号时结束。
[0010]可选地，在所述芯片存在按键复位的情况下，所述芯片上电等待时间从所述芯片的按键复位信号释放后开始，至接收到最终复位信号时结束。
[0011]可选地，还包括：在执行各步骤的过程中，持续检测是否超过所述芯片上电等待时间；若是，则退出对应步骤并且所述芯片进入正常启动模式。
[0012]可选地，所述第一封装IO管脚、所述第二封装IO管脚和所述第三封装IO管脚包括所述芯片的已分配有预设功能的各封装IO管脚中的任意管脚。
[0013]可选地，所述第二封装IO管脚与所述第一封装IO管脚、所述第三封装IO管脚不同。
[0014]可选地，所述第一封装IO管脚与所述第三封装IO管脚相同；所述进入测试模式请求和所述握手回复信息以不同的特定时序串表示。
[0015]可选地，所述目标测试模式包括可测试性设计测试模式。
[0016]第二方面，提供了一种芯片测试方法，芯片的各封装IO管脚已分配有预设功能，所述方法执行于主控方，所述方法包括：通过所述芯片中的第一封装IO管脚向受控方发送进入测试模式请求；接收所述受控方通过所述芯片中的第二封装IO管脚发送的握手请求，所述握手请求为所述受控方响应所述进入测试模式请求发送的；响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式，以使所述受控方根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；其中，上述步骤在芯片上电等待时间内执行完，所述芯片进入所述目标测试模式。
[0017]第三方面，提供了一种芯片测试系统，芯片的各封装IO管脚已分配有预设功能，所述系统包括主控方和受控方，所述主控方通过所述芯片中的第一封装IO管脚向所述受控方发送进入测试模式请求；所述受控方响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；所述主控方响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；所述受控方根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；其中，所述主控方和所述受控方在芯片上电等待时间内执行完以上步骤，所述芯片进入所述目标测试模式。
[0018]第四方面，提供了一种芯片测试装置，包括：存储器和与所述存储器电连接的处理器，所述存储器存储有可在所述处理器运行的计算机程序，所述计算机程序被所述处理器执行时实现如第一方面所述的方法的步骤或者实现如第二方面所述的方法的步骤。
[0019]在本申请实施例中，芯片的各封装IO管脚已分配有预设功能，受控方执行以下步骤：接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求、响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求、接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述
握手回复信息携带需要所述芯片进入的目标测试模式、以及根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息，上述步骤在芯片上电等待时间内执行完，芯片进入所述目标测试模式，可以在不增加原有芯片封装IO数量的基础上，通过复用IO和运用握手流程，完成FT测试和CP测试中的DFT测试，兼顾CP测试和FT测试可以进一步提升芯片的良率。并且在芯片复位阶段执行进入测试模式的握手流程，可以有效预防握手流程影响芯片的正常功能逻辑，保证芯片的平稳运行。本申请在最终复位信号释放前就能够进入对应测试模式，可以大幅缩减进入测试模式所需的等待时间，从而降低芯片的测试成本。
附图说明
[0020]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1是本申请第一实施例的芯片测试方法的流程示意图。
[0021]图2是本申请实施例的芯片测试方法的信号时序图。
[0022]图3是本申请第二实施例的芯片测试方法的流程示意图。
[0023]图4是本申请实施例的芯片测试方法的硬件结构示意图。
[0024]图5是本申请实施例的芯片测试方法的整体流程示意图。
[0025]图6是本申请实施例的芯片测试系统的结构方框图。
[0026]图7是本申请实施例的芯片测试装置的结构方框图。
...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法，其特征在于，芯片的各封装IO管脚已分配有预设功能，所述方法执行于受控方，所述方法包括：接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求；响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；其中，上述步骤在芯片上电等待时间内执行完，所述芯片进入所述目标测试模式。2.如权利要求1所述的方法，其特征在于，所述芯片上电等待时间从所述芯片的上电复位信号释放后开始，至接收到最终复位信号时结束。3.如权利要求2所述的方法，其特征在于，在所述芯片存在按键复位的情况下，所述芯片上电等待时间从所述芯片的按键复位信号释放后开始，至接收到最终复位信号时结束。4.如权利要求1至3中任一项所述的方法，其特征在于，还包括：在执行各步骤的过程中，持续检测是否超过所述芯片上电等待时间；若是，则退出对应步骤并且所述芯片进入正常启动模式。5.如权利要求1所述的方法，其特征在于，所述第一封装IO管脚、所述第二封装IO管脚和所述第三封装IO管脚包括所述芯片的已分配有预设功能的各封装IO管脚中的任意管脚。6.如权利要求5所述的方法，其特征在于，所述第二封装IO管脚与所述第一封装IO管脚、所述第三封装IO管脚不同。7.如权利要求6所述的方法，其特征在于，所述第一封装IO管脚与所述第三封装IO管脚相同；所述进入测试模式请求和所述握手回复信息以不同的特定时序串表示。8.如权利要求1所述的方法，其特征在于，所述目标测...

【专利技术属性】
技术研发人员：卓越，陈彬，
申请(专利权)人：苏州联芸科技有限公司，
类型：发明
国别省市：