用于交叉点存储器装置的编程电流控制器和感测电路制造方法及图纸

本公开涉及用于交叉点存储器装置的编程电流控制器和感测电路。在一种方法中，竖直三维交叉点存储器装置使用数字线解码器，其在存储器单元的数字线侧上包含电流限制器和感测电路，所述电流限制器和感测电路被配置成控制由控制器选择的正或负编程极性中的任一个下的编程电流。两个电流限制器各自用于每一存储器单元的所述数字线侧上。负极性电流限制器用于上拉，且正极性电流限制器用于下拉。负极性感测电路用于相应数字线解码器与正供应电压之间。正极性感测电路用于所述相应数字线解码器与负供应电压之间。基于所选编程极性将相同极性的所述电流限制器和感测电路对耦合到每一数字线解码器。一数字线解码器。一数字线解码器。

【技术实现步骤摘要】
用于交叉点存储器装置的编程电流控制器和感测电路


[0001]本文中所公开的至少一些实施例大体上涉及存储器装置，且更尤其，但不限于基于所选择的编程极性来配置存储器装置中的存取线解码器。

技术介绍

[0002]存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
[0003]存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性的或非易失性的。非易失性存储器装置(例如，FeRAM)即使在不存在外部电源的情况下仍可维持其所存储的逻辑状态很长一段时间。易失性存储器装置(例如，DRAM)在与外部电源断开连接时可能会丢失其所存储状态。
[0004]存储器装置包含非易失性存储装置，例如NAND快闪存储器装置。NAND快闪是使用NAND逻辑门来构造的一种类型的快闪存储器。替代地，NOR快闪是使用NOR逻辑门来构造的一种类型的快闪存储器。目前，NAND快闪的使用占快闪市场的主导。
[0005]典型存储装置具有从主机计算机接收数据存取请求且执行经编程的计算任务以实施所述请求的控制器，其方式可特定针对于在存储装置中配置的媒体和结构。在一个实例中，快闪存储器控制器管理存储在快闪存储器中的数据且与主机计算装置通信。在一些情况下，快闪存储器控制器用于固态驱动器中(例如，用于移动装置中)。
[0006]固件可用于操作特定存储装置的快闪存储器控制器。在一个实例中，当主机计算机从快闪存储器装置读取数据或将数据写入到快闪存储器装置时，其与快闪存储器控制器通信。

技术实现思路

[0007]根据本公开的一个实施例，提供一种装置。所述装置包括：字线解码器，其被配置成选择字线以用于存取存储器阵列中的存储器单元；数字线解码器，其被配置成选择数字线以用于存取存储器单元；控制器，其被配置成选择第一编程极性或第二编程极性下的操作；第一电路系统，其耦合于第一电压源与数字线解码器之间；以及第二电路系统，其耦合于第二电压源与数字线解码器之间。第一和第二编程极性相反。第一电路系统被配置成感测与存储器单元相关联的特性且当在第一编程极性下操作时限制穿过存储器单元的电流。第二电路系统被配置成感测与存储器单元相关联的特性且当在第二编程极性下操作时限
制穿过存储器单元的电流，且第一和第二电压源具有相反极性。
[0008]根据本公开的另一实施例，提供一种设备。所述设备包括：存储器阵列；字线解码器，其被配置成将电压施加到字线以用于存取存储器阵列中的第一存储器单元；多个数字线解码器；和多个开关，其被配置成在第一编程极性下操作时将每一数字线解码器耦合到相应第一感测电路或在第二编程极性下操作时耦合到相应第二感测电路。字线解码器进一步被配置成在第一编程极性或第二编程极性下操作，且第一和第二编程极性相反。每一数字线解码器被配置成将电压施加到相应数字线以用于存取第一存储器单元中的相应一个。第一感测电路被配置成将第一供应电压耦合到相应数字线解码器，且第一感测电路进一步被配置成感测与相应第一存储器单元相关联的电流且限制电流。第二感测电路被配置成将第二供应电压耦合到相应数字线解码器，第一和第二供应电压具有相反极性，且第二感测电路进一步被配置成感测与相应第一存储器单元相关联的电流且限制电流。
[0009]根据本公开的又一实施例，提供一种方法。所述方法包括：通过字线解码器将电压施加到字线以用于存取存储器阵列中的第一存储器单元；通过数字线解码器将电压施加到相应数字线以用于存取第一存储器单元中的相应一个；通过控制器将编程极性选择为第一编程极性或第二编程极性；以及基于所选编程极性，当选择第一编程极性时将每一数字线解码器耦合到相应第一感测电路或当选择第二编程极性时耦合到相应第二感测电路。字线解码器被配置成在第一编程极性或第二编程极性下操作，且第一和第二编程极性相反。
[0010]根据本公开的又一实施例，提供一种存储指令的非暂时性计算机可读媒体。在由控制器执行时，存储指令的非暂时性计算机可读媒体使得控制器：选择第一存取线以用于存取存储器单元；使用解码器选择第二存取线以用于存取存储器单元；选择第一编程极性或第二编程极性下的操作，其中第一和第二编程极性相反；以及对于所选第一或第二编程极性中的任一个下的操作，感测穿过解码器的电流且限制电流。
附图说明
[0011]实施例是借助于实例而非限制在附图的图中来说明的，在附图中相似参考指示类似元件。
[0012]图1展示根据一些实施例的选择和感测存储器阵列中的存储器单元的存储器装置。
[0013]图2展示根据一些实施例的驱动施加到存储器单元的电压分布的电压驱动器。
[0014]图3展示根据一些实施例的配置有用以在存取线上驱动电压以选择存储器阵列中的存储器单元的驱动器的存储器装置。
[0015]图4展示根据一些实施例的具有被配置成在存取线上产生电压的位线驱动器和字线驱动器的存储器单元。
[0016]图5展示根据一些实施例的具有选择存储器单元且基于所选择编程极性而配置的存取线解码器的存储器装置。
[0017]图6展示图5的存储器单元的单元电流对比时间的示范性曲线图。
[0018]图7展示根据一些实施例的基于编程极性耦合到数字线解码器的负和正极性感测电路和电流限制器。
[0019]图8展示根据一些实施例的具有基于编程极性耦合到负或正极性感测电路和电流
限制器的多个数字线解码器的存储器装置。
[0020]图9展示根据一些实施例的用于基于所选择编程极性将数字线解码器耦合到正或负极性感测电路的方法。
具体实施方式
[0021]以下公开内容描述基于所选编程极性配置存取线解码器的存储器装置的各种实施例。存储器装置中的存取线包含字线和数字线。应注意，“数字线”也被称作且在本文中有时被称作“位线”。在一个实施例中，经配置的存取线解码器为数字线解码器。
[0022]本文中的至少一些实施例涉及非易失性存储器装置，其使用交叉点架构(例如，竖直三维交叉点存储器)实施存储器阵列。举例来说，存储器装置可存储由主机装置(例如，自主车辆的计算装置、移动装置中的处理器，或用于各种工业或消费型装备的控制系统的计算装置)使用的数据。在一个实例中，存储器装置是安装在电动车辆中的固态硬盘。
[0023]一些交叉点存储器装置使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其包括：字线解码器，其被配置成选择字线以用于存取存储器阵列中的存储器单元；数字线解码器，其被配置成选择数字线以用于存取所述存储器单元；控制器，其被配置成选择第一编程极性或第二编程极性下的操作，其中所述第一编程极性和所述第二编程极性为相反的；第一电路系统，其耦合于第一电压源与所述数字线解码器之间，所述第一电路系统被配置成感测与所述存储器单元相关联的特性，且在所述第一编程极性下操作时限制穿过所述存储器单元的电流；以及第二电路系统，其耦合于第二电压源与所述数字线解码器之间，所述第二电路系统被配置成感测与所述存储器单元相关联的所述特性，且在所述第二编程极性下操作时限制穿过所述存储器单元的所述电流，其中所述第一电压源和所述第二电压源具有相反极性。2.根据权利要求1所述的装置，其中：所述特性为穿过所述存储器单元的所述电流；所述第一电路系统包括用以限制所述电流的电流限制器和用以感测所述电流的感测放大器；且所述第二电路系统包括用以限制所述电流的电流限制器和用以感测所述电流的感测放大器。3.根据权利要求1所述的装置，其中：所述第一电压源具有第一极性；所述第二电压源具有第二极性；所述字线解码器进一步被配置成在所述第一编程极性下操作时将所述第二极性的电压施加到所述字线；且所述字线解码器进一步被配置成在所述第二编程极性下操作时将所述第一极性的电压施加到所述字线。4.根据权利要求1所述的装置，其中：所述数字线解码器为多个数字线解码器中的第一数字线解码器；所述存储器单元为多个存储器单元中的第一存储器单元；所述字线进一步被配置成在读取操作期间同时选择所述存储器单元；且在所述读取操作期间由所述数字线解码器中的相应数字线解码器选择所述存储器单元中的每一个。5.根据权利要求1所述的装置，其中所述存储器单元在读取或写入操作期间被存取之后打开，...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：