芯片IO接口环的版图设计规则检查方法技术

本发明专利技术提供了一种芯片IO接口环的版图设计规则检查方法，包括：S1：将所有IO接口分别命名为A1～An；S2：将k和m的取值范围均设为1～n；S3：k的取值从1增加到n，分别执行如下步骤：S31：m＝0时，分别获得Ak与A1～An的排列组合，对相邻的两个IO接口之间的版图设计规则进行检查；S32：m的取值增加1；S33：如果m的取值小于n，分别获得Ak与Am+1～An的排列组合，对相邻的两个IO接口之间的版图设计规则进行检查；S34：循环步骤S32～步骤S33。本发明专利技术在进行IO接口的拼接组合时，不会漏掉组合，版图设计规则检查更完整了，且不会举出重复的组合，节省了时间和人力。和人力。和人力。

【技术实现步骤摘要】
芯片IO接口环的版图设计规则检查方法


[0001]本专利技术涉及半导体
，尤其是涉及一种芯片IO接口环的版图设计规则检查方法。

技术介绍

[0002]客户在调用IO库，拼成一个IO Ring时，IO CELL的组合，具有随机性，有很多种组合(FULL Chip图如下)。为确保任意组合下的IO Ring都满足TLR(Topological Layout Rule拓扑布局规则)。目前的IO CELL版图的设计，需要检查两方面。一是IO接口自身的版图设计规则检查(DRC)，一种是IO接口任意拼接，拼接后IO接口的边界与IO接口的边界之间的版图设计规则检查(DRC)。
[0003]现有技术中，通过穷举的方法，改变IO接口的相对位置，找到所有IO接口的拼接组合。
[0004]然而，穷举的方法具有三个缺点：一、穷举的方法需要大量的人力和时间；二、穷举的方法容易漏掉一些组合，导致版图设计规则检查不完整；三、穷举的方法可能举出重复的组合，导致浪费时间和人力。

技术实现思路

[0005]本专利技术的目的在于提供一种芯片IO接口环的版图设计规则检查方法，在进行IO接口的拼接组合时，不会漏掉组合，使得版图设计规则检查更完整，且不会举出重复的组合，节省时间和人力。
[0006]为了达到上述目的，本专利技术提供了一种芯片IO接口环的版图设计规则检查方法，包括：
[0007]S1：将所有IO接口分别命名为A1～An，其中n为大于1的整数；
[0008]S2：将k和m的取值范围均设为1～n，并且，k和m的取值均为整数，n为大于1的整数；
[0009]S3：k的取值从1增加到n，并且k的取值从1增加到n时，分别执行如下步骤：
[0010]S31：m＝0时，分别获得Ak与A1～An的排列组合，所有IO接口按照排列组合后的顺序形成IO接口环，对相邻的两个所述IO接口之间的版图设计规则进行检查；
[0011]S32：m的取值增加1；
[0012]S33：如果m的取值小于n，分别获得Ak与Am+1～An的排列组合，所有IO接口按照排列组合后的顺序形成IO接口环，对相邻的两个IO接口之间的版图设计规则进行检查；
[0013]S34：循环步骤S32～步骤S33。
[0014]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，对相邻的两个所述IO接口之间的版图设计规则进行检查的方法包括：
[0015]对相邻的两个所述IO接口的边之间的线宽和线距进行检查。
[0016]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，相邻的两个所述IO接口分别为第一IO接口和第二IO接口，所述第一IO接口和第二IO接口均具有四个边，四个
边依次连接形成一个四边形。
[0017]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，相邻所述IO接口之间具有一定的距离。
[0018]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，所述第一IO接口具有相对的第一边和第二边，所述第二IO接口具有相对的第三边和第四边，对相邻的两个所述IO接口之间的版图设计规则进行检查包括四种情况，每种情况均进行版图设计规则检查，四种情况分别为：
[0019]第一种情况为：第一IO接口的第一边和第二IO接口的第三边相邻且相对，检查所述第一IO接口和第二IO接口之间的版图设计规则；
[0020]第二种情况为：第一IO接口的第一边和第二IO接口的第四边相邻且相对，检查所述第一IO接口和第二IO接口之间的版图设计规则；
[0021]第三种情况为：第一IO接口的第二边和第二IO接口的第三边相邻且相对，检查所述第一IO接口和第二IO接口之间的版图设计规则；
[0022]第四种情况为：第一IO接口的第二边和第二IO接口的第四边相邻且相对，检查所述第一IO接口和第二IO接口之间的版图设计规则。
[0023]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，所有IO接口包括的情况的数量为：4*(C
n2
+n)，其中n为IO接口的数量。
[0024]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，步骤S33中，m的取值大于或等于n时，停止循环步骤S32～步骤S33，k的取值增加1。
[0025]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，当k的取值为n时，完成所有版图设计规则检查。
[0026]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，所述IO接口环位于芯片上。
[0027]可选的，在所述的芯片IO接口环的版图设计规则检查方法中，如果任意IO接口之间的版图设计规则不达标，则所述芯片的质量不达标。
[0028]在本专利技术提供的芯片IO接口环的版图设计规则检查方法中，在进行IO接口的拼接组合时，不会漏掉组合，版图设计规则检查更完整了，且不会举出重复的组合，节省了时间和人力。
附图说明
[0029]图1是本专利技术实施例的芯片IO接口环的版图设计规则检查方法的流程图；
[0030]图2至图5分别是本专利技术实施例的相邻两个IO接口之间如何放置的四种示意图。
具体实施方式
[0031]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0032]在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果
本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
[0033]请参照图1，本专利技术提供了一种芯片IO接口环的版图设计规则检查方法，包括：
[0034]S1：将所有IO接口分别命名为A1～An，其中n为大于1的整数；
[0035]S2：将k和m的取值范围均设为1～n，并且，k和m的取值均为整数，n为大于1的整数；
[0036]S3：k的取值从1增加到n，并且k的取值从1增加到n时，分别执行如下步骤：
[0037]S31：m＝0时，分别获得Ak与A1～An的排列组合，所有IO接口按照排列组合后的顺序形成IO接口环，对相邻的两个IO接口之间的版图设计规则进行检查；
[0038]S32：m的取值增加1；
[0039]S33：如果m的取值小于n，分别获得Ak与Am+1～An的排列组合，所有IO接口按照排列组合后的顺序形成IO接口环，对相邻的两个IO接口之间的版图设计规则进行检查；
[0040]S34：循环步骤S32～步骤S33。例如，假如共有9个IO接口，分别是A1、A2、A3、A4和A5，k取1时，m＝0时，A本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片IO接口环的版图设计规则检查方法，其特征在于，包括：S1：将所有IO接口分别命名为A1～An，其中n为大于1的整数；S2：将k和m的取值范围均设为1～n，并且，k和m的取值均为整数，n为大于1的整数；S3：k的取值从1增加到n，并且k的取值从1增加到n时，分别执行如下步骤：S31：m＝0时，分别获得Ak与A1～An的排列组合，所有IO接口按照排列组合后的顺序形成IO接口环，对相邻的两个所述IO接口之间的版图设计规则进行检查；S32：m的取值增加1；S33：如果m的取值小于n，分别获得Ak与Am+1～An的排列组合，所有IO接口按照排列组合后的顺序形成IO接口环，对相邻的两个IO接口之间的版图设计规则进行检查；S34：循环步骤S32～步骤S33。2.如权利要求1所述的芯片IO接口环的版图设计规则检查方法，其特征在于，对相邻的两个所述IO接口之间的版图设计规则进行检查的方法包括：对相邻的两个所述IO接口的边之间的线宽和线距进行检查。3.如权利要求2所述的芯片IO接口环的版图设计规则检查方法，其特征在于，相邻的两个所述IO接口分别为第一IO接口和第二IO接口，所述第一IO接口和第二IO接口均具有四个边，四个边依次连接形成一个四边形。4.如权利要求3所述的芯片IO接口环的版图设计规则检查方法，其特征在于，相邻所述IO接口之间具有一定的距离。5.如权利要求4所述的芯片IO接口环的版图设计规则检查方法，其特征在于，所述第一IO接口具有相对的第一边和第二边，所述第二IO接口具有相对的第三边和第四边...

【专利技术属性】
技术研发人员：曹云，马晓琳，吕斌，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：