使用带附接的半导体器件和方法技术

公开了使用带附接的半导体器件和方法。一种半导体器件具有第一半导体封装，第一半导体封装包括衬底和沉积在衬底上的包封物。粘接带被部署在包封物上。通过如下来形成导电通孔：通过粘接带和包封物进行沟槽切割以暴露衬底。将第二半导体封装与第一半导体封装相对地部署在粘接带上。第一半导体封装和第二半导体封装被通过粘接带接合在一起。装被通过粘接带接合在一起。装被通过粘接带接合在一起。

【技术实现步骤摘要】
使用带附接的半导体器件和方法


[0001]本专利技术一般涉及半导体器件，并且更特别地，涉及使用带附接的半导体器件和方法。

技术介绍

[0002]半导体器件通常存在于在现代电子产品中。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子设备、将太阳光转换成电、以及为电视显示器创建可视图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件还存在于军事应用、航空、汽车、工业控制器和办公设备中。
[0003]半导体封装变得越来越复杂以满足来自电子器件制造商和消费者的需求。对于使用相同的旧方法来形成更复杂的结构来说制造处理难度持续增加。各种器件被添加以改进翘曲特性，但是这也显著添加制造复杂性。因此，存在针对可以被用于复杂封装的简化的封装和制造方法的需要。
附图说明
[0004]图1a至图1c图示具有由锯道分离的多个半导体管芯的半导体晶片；图2a至图2i图示使用带附接形成层叠封装半导体器件；图3a和图3b图示具有球栅阵列的层叠封装顶部；图4a至图4c图示形成具有带附接的双侧封装；图5图示另一双侧实施例；图6图示屏蔽实施例；以及图7a和图7b图示将屏蔽半导体封装集成到电子器件中。
具体实施方式
[0005]在以下描述中参照各图以一个或多个实施例描述本专利技术，在图中同样的标号表示相同或相似的要素。虽然就用于实现本专利技术的目的的最佳方式来描述了本专利技术，但是本领域技术人员将领会旨在覆盖可以被包括在由所附权利要求限定的本专利技术的精神和范围内的替换、修改和等同物以及由以下公开和附图支持的它们的等同物。如在此使用的术语“半导体管芯”指代单数形式和复数形式的词语这两者，并且因此可以指代单个半导体器件和多个半导体器件这两者。
[0006]半导体器件一般是使用两种复杂的制造处理来制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含电连接以形成功能电路的有源和无源电组件。有源电组件，诸如晶体管和二极管，具有控制电流流动的能力。无源电组件，诸如电容器、电感器和电阻器，在执行电路功能所需的电压和电流之间创建关系。
[0007]后端制造指代将完成的晶片切割或单体化成单独的半导体管芯，并且封装半导体
管芯以用于结构支承、电互连和环境隔离。为了单体化半导体管芯，晶片被沿着称为锯道或划线的晶片的非功能区划刻和断开。使用激光切割工具或锯条将晶片单体化。在单体化之后，将单独的半导体管芯安装到封装衬底，封装衬底包括用于与其它系统组件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以利用导电层、凸块、柱形凸块、导电膏、接合布线或其它合适的互连结构来进行电连接。包封物或其它模制化合物被沉积在封装上以提供物理支承和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能可用于其它系统组件。
[0008]图1a示出具有基底衬底材料102的半导体晶片100，基底衬底材料102诸如为硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其它体半导体材料。多个半导体管芯或组件104形成在晶片100上，由如上面描述的非有源、管芯间晶片区域或锯道106分离开。锯道106提供切割区域以将半导体晶片100单体化成单独的半导体管芯104。在一个实施例中，半导体晶片100具有100~450毫米(mm)的宽度或直径。
[0009]图1b示出半导体晶片100的一部分的横截面视图。每个半导体管芯104具有背侧或非有源表面108和有源表面110，其包含模拟或数字电路，模拟或数字电路被实现为根据管芯的电设计和功能形成在管芯内或管芯上方并且电互连的有源器件、无源器件、导电层和电介质层。例如，电路可以包括一个或多个晶体管、二极管和形成在有源表面110内的其它电路元件，以实现模拟电路或数字电路，诸如数字信号处理器(DSP)、ASIC、MEMS、存储器或其它信号处理电路。半导体管芯104还可以包含用于RF信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。半导体晶片100的背侧表面108可以经历可选的背侧研磨操作，利用机械研磨或蚀刻处理来移除基底材料102的一部分并且减小半导体晶片100和半导体管芯104的厚度。
[0010]使用PVD、CVD、电解镀制、无电镀制或其它合适的金属沉积处理在有源表面110上形成导电层112。导电层112包括一层或多层的铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其它合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘进行操作。
[0011]导电层112可以被形成为距半导体管芯104的边缘第一距离并排地部署的接触焊盘，如图1b中示出那样。替换地，导电层112可以被形成为在多个行中偏移的接触焊盘，使得第一行接触焊盘被部署在距管芯的边缘第一距离，并且与第一行交替的第二行接触焊盘被部署在距管芯的边缘第二距离。导电层112表示形成在半导体管芯104上的最后导电层，其具有用于随后电互连到更大系统的接触焊盘。然而，可以存在形成在有源表面110上的实际半导体器件和用于信号路由的接触焊盘112之间的一个或多个中间导电和绝缘层。
[0012]使用蒸发、电解镀制、无电镀制、球滴或丝网印刷处理在导电层112上沉积导电凸块材料。凸块材料可以是Al、Sn、Ni、Au、Ag、铅(Pb)、铋(Bi)、Cu、焊料及其组合，具有可选的助焊剂溶液。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附接或接合处理将凸块材料接合到导电层112。可以通过将凸块材料加热到其熔点以上来使材料回流以形成导电球或凸块114。在一个实施例中，导电凸块114被形成在具有润湿层、阻挡层和粘合层的凸块下金属化(UBM)上。导电凸块114也可以被压缩接合或热压缩接合到导电层112。导电凸块114表示一种类型的互连结构，其可以被形成在导电层112上以用于电连接到衬底。互连结构还可以使用接合布线、导电膏、柱形凸块、微凸块、导电柱或其它电互连。
[0013]在图1c中，使用锯条或激光切割工具118通过锯道106将半导体晶片100单体化成单独的半导体管芯104。可以检查和电测试单独的半导体管芯104，以用于标识KGD 后单体化。
[0014]图2a至图2i示出使用带附接形成具有半导体管芯104的层叠封装(PoP)器件。在图2a中，层叠封装底部(PoPb)150处于被形成在衬底152上的处理中。衬底152可以是从更大面板单体化的单元衬底或者保持为更大衬底面板的一部分。使用在此针对单个单元描述但是一同地执行的相同步骤来在单个衬底面板中或在具有单元衬底的公共载体上共同地形成数百或数千的封装。
[0015]衬底152包括与一个或多个导电层156交错的一个或多个绝缘层154。在一个实施例中，绝缘层154是芯绝缘板，其中导电层156被图案化在顶表面和底表面上，例如敷铜层压衬底。导电层156还包括通过绝缘层154电耦合的导电通孔。衬底152可以包括任何数量的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：提供第一半导体封装，第一半导体封装包括衬底和沉积在衬底上的包封物；在包封物上部署粘接带；通过如下来形成导电通孔：通过粘接带和包封物进行沟槽切割以暴露衬底；以及将第二半导体封装与第一半导体封装相对地部署在粘接带上，其中第一半导体封装和第二半导体封装被通过粘接带接合在一起。2.根据权利要求1所述的方法，进一步包括将粘接带部署在包封物上，其中封面带附接到粘接带。3.根据权利要求1所述的方法，其中形成导电通孔包括将导电环氧树脂或粘接剂沉积到通过沟槽切割形成的开口中。4.根据权利要求1所述的方法，其中第一半导体封装和第二半导体封装中的每个物理地接触粘接带。5.根据权利要求1所述的方法，进一步包括在将第二半导体封装与第一半导体封装相对地部署在粘接带上之前在第二半导体封装上形成屏蔽层。6.根据权利要求1所述的方法，进一步包括在导电通孔上部署焊料膏。7.一种制造半导体器件的方法，包括：提供第一半导...

【专利技术属性】
技术研发人员：李建赫，孙相贤，张有晶，李炫宜，
申请(专利权)人：星科金朋私人有限公司，
类型：发明
国别省市：