半导体结构的制备方法及半导体结构技术

本公开实施例涉及一种半导体结构的制备方法及半导体结构，半导体结构的制备方法包括：设置第二导电层顶面低于第一导电层的顶面；设置第一初始位线导电层的顶面高于第二初始位线导电层的顶面；采用第一刻蚀工艺对第一初始位线导电层进行刻蚀，同时对部分第二初始位线导电层进行第一刻蚀工艺；采用第二刻蚀工艺对第一导电层进行刻蚀，同时对剩余的第二初始位线导电层进行刻蚀，且第一刻蚀工艺对第二初始位线导电层的刻蚀速率大于第二刻蚀工艺对与第二初始位线导电层的刻蚀速率；形成包裹空洞的位线接触结构，在沿位线接触结构顶面指向位线接触结构底面的方向上，位线接触结构的宽度逐渐增大。本公开实施例有利于减小半导体结构发生短路的概率。结构发生短路的概率。结构发生短路的概率。

【技术实现步骤摘要】
半导体结构的制备方法及半导体结构


[0001]本公开实施例涉及半导体制造
，特别涉及一种半导体结构的制备方法及半导体结构。

技术介绍

[0002]随着集成电路技术的快速发展，集成电路中器件的密集度越来越高，半导体器件的特征尺寸不断减小，在制作过程中，为了引出源/漏极信号，通常会在半导体结构中制备电容接触结构以及位线接触结构。
[0003]电容接触结构与半导体结构中源/漏极的其中一者连接，以使电容与源/漏极形成电连接，位线接触结构与半导体结构中源/漏极的另一者连接，以使位线与源/漏极形成电连接，从而可以通过位线读取存储在电容器中的数据信息，或者将数据信息写入到电容器中，保证半导体器件的正常运行。
[0004]然而，采用目前的工艺用于制备半导体结构时，可能存在半导体结构发生短路的问题。

技术实现思路

[0005]本公开实施例提供一种半导体结构的制备方法及半导体结构，至少有利于改善半导体结构可能发生短路的问题。
[0006]本公开实施例提供一种半导体结构的制备方法，包括：提供衬底，衬底具有凹孔，衬底表面露出凹孔的开口；形成导电层，导电层包括：第一导电层以及第二导电层，第一导电层位于衬底表面，第二导电层位于凹孔中，第二导电层顶面低于第一导电层的顶面，且位于凹孔中的第二导电层具有空洞；在第一导电层远离衬底的一侧形成第一初始位线导电层，在第二导电层远离衬底的一侧形成第二初始位线导电层，第一初始位线导电层的顶面高于第二初始位线导电层的顶面；采用第一刻蚀工艺对第一初始位线导电层进行刻蚀直至露出第一导电层时停止，以形成第一位线导电层，同时，对部分第二初始位线导电层进行第一刻蚀工艺，第二初始位线导电层未被完全刻蚀；采用第二刻蚀工艺对第一导电层进行刻蚀，形成第一导电结构，在垂直于衬底方向上，第一导电结构的宽度不变，同时，采用第二刻蚀工艺对剩余的第二初始位线导电层进行刻蚀，以形成第二位线导电层，且第一刻蚀工艺对第二初始位线导电层的刻蚀速率大于第二刻蚀工艺对与第二初始位线导电层的刻蚀速率；刻蚀第二导电层，形成包裹空洞的位线接触结构，在沿位线接触结构的顶面指向位线接触结构底面的方向上，位线接触结构的宽度逐渐增大。
[0007]在一些实施例中，还包括：在第一导电层与第一初始位线导电层之间形成第一初始黏附层，在第二导电层与第二初始位线导电层之间形成第二初始黏附层；在采用第二刻蚀工艺对第一导电层进行刻蚀之前，还包括；采用第三刻蚀工艺对第一初始黏附层进行刻蚀；同时，对第二初始位线导电层进行第三刻蚀工艺，且第一刻蚀工艺对第二初始位线导电层的刻蚀速率大于第三刻蚀工艺对与第二初始位线导电层的刻蚀速率。
[0008]在一些实施例中，在垂直于衬底方向上，第一初始位线导电层的长度小于第二初始位线导电层的长度。
[0009]在一些实施例中，还包括：在第一初始位线导电层顶面形成第一初始绝缘层，在第二初始位线导电层顶面形成第二初始绝缘层；采用第四刻蚀工艺对第一初始绝缘层进行刻蚀，直至露出第一初始位线导电层时停止，以形成第一绝缘层；同时，对部分第二初始绝缘层进行第四刻蚀工艺，第二初始绝缘层未被完全刻蚀；采用第一刻蚀工艺对第一初始位线导电层进行刻蚀，同时，采用第一刻蚀工艺对剩余的第二初始绝缘层进行刻蚀，以形成第二绝缘层，第四刻蚀工艺对第二初始绝缘层的刻蚀速率大于第一刻蚀工艺对第二初始绝缘层的刻蚀速率。
[0010]在一些实施例中，形成第二导电层的顶面低于第一导电层的顶面的方法包括：形成第一初始导电层以及第二初始导电层，第一初始导电层覆盖衬底表面，第二初始导电层填满凹孔；对第二初始导电层顶面进行初始刻蚀工艺，以形成第二导电层，且第二导电层的顶面低于第一导电层的顶面。
[0011]在一些实施例中，对第二初始导电层进行初始刻蚀工艺的时间为8s～16s。
[0012]在一些实施例中，在垂直于衬底方向上，第二导电层顶面到第一导电层顶面的高度差为8nm～16nm。
[0013]在一些实施例中，第一刻蚀工艺以及第二刻蚀工艺为干法刻蚀工艺。
[0014]相应地，本公开实施例还提供一种半导体结构，包括：衬底，衬底具有凹孔，衬底表面露出凹孔的开口；位线接触结构，位线接触结构位于凹孔中，位线接触结构包裹有空洞，且在沿位线接触结构的顶面指向位线接触结构底面的方向上，位线接触结构的宽度逐渐增大；第一导电结构，第一导电结构位于衬底表面，在垂直于衬底方向上，第一导电结构的宽度不变；第一位线导电层以及第二位线导电层，第一位线导电层位于第一导电结构远离衬底的一侧，第二位线导电层位于位线接触结构远离衬底的一侧，第一位线导电层的顶面高于第二位线导电层的顶面。
[0015]在一些实施例中，位线接触结构的顶部宽度为5nm～10nm。
[0016]在一些实施例中，位线接触结构的底部宽度为10nm～15nm。
[0017]在一些实施例中，位线接触结构具有相对的侧壁以及与侧壁相连的底壁，位线接触结构的侧壁与位线接触结构的底壁之间具有第一夹角，所述第一夹角为60
°
～80
°
。
[0018]在一些实施例中，在沿第二位线导电层的顶部指向第二位线导电层的底部方向上，第二位线导电层的宽度逐渐增大。
[0019]在一些实施例中，在沿第一位线导电层的顶部指向第一位线导电层的底部的方向上，第一位线导电层的宽度不变。
[0020]在一些实施例中，还包括：第一黏附层以及第一绝缘层，第一黏附层位于第一导电结构与第一位线导电层之间，第一绝缘层位于第一位线导电层顶面；第二黏附层以及第二绝缘层，第二黏附层位于位线接触结构与第二位线导电层之间，第二绝缘层位于第二位线导电层顶面，且在沿第二黏附层顶部指向第二黏附层底部方向上，第二黏附层的宽度逐渐增大。
[0021]在一些实施例中，第一导电结构与第一位线导电层构成第一位线，位线接触结构与第二位线导电层构成第二位线。
[0022]在一些实施例中，还包括：位线保护层，位线保护层位于第一位线和第二位线侧壁，且部分位线保护层还位于凹孔中。
[0023]在一些实施例中，还包括：电容接触结构，电容接触结构位于相邻的位线保护层之间。
[0024]本公开实施例提供的技术方案至少具有以下优点：
[0025]本公开实施例提供的半导体结构的制备方法的技术方案中，半导体结构的制备方法包括：在第一导电层远离衬底的一侧形成第一初始位线导电层，在第二导电层远离衬底的一侧形成第二初始位线导电层，第一初始位线导电层的顶面高于第二初始位线导电层的顶面；采用第一刻蚀工艺对第一初始位线导电层进行刻蚀直至露出第一导电层时停止，以形成第一位线导电层，同时，对部分第二初始位线导电层进行第一刻蚀工艺，第二初始位线导电层未被完全刻蚀；采用第二刻蚀工艺对第一导电层进行刻蚀，形成第一导电结构，在垂直于衬底方向上，第一导电结构的宽度不变，同时，采用第二刻蚀工艺对剩余的第二初始位线导电层进行刻蚀，以形成第二位线导电层，且第一刻蚀工艺对第二初始位线导电层的刻蚀速率本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底具有凹孔，所述衬底表面露出所述凹孔的开口；形成导电层，所述导电层包括：第一导电层以及第二导电层，所述第一导电层位于所述衬底表面，所述第二导电层位于所述凹孔中，所述第二导电层顶面低于所述第一导电层的顶面，且位于所述凹孔中的所述第二导电层具有空洞；在所述第一导电层远离所述衬底的一侧形成第一初始位线导电层，在所述第二导电层远离所述衬底的一侧形成第二初始位线导电层，所述第一初始位线导电层的顶面高于所述第二初始位线导电层的顶面；采用第一刻蚀工艺对所述第一初始位线导电层进行刻蚀直至露出所述第一导电层时停止，以形成第一位线导电层，同时，对部分所述第二初始位线导电层进行所述第一刻蚀工艺，所述第二初始位线导电层未被完全刻蚀；采用第二刻蚀工艺对所述第一导电层进行刻蚀，形成第一导电结构，在垂直于所述衬底方向上，所述第一导电结构的宽度不变，同时，采用所述第二刻蚀工艺对剩余的所述第二初始位线导电层进行刻蚀，以形成第二位线导电层，且所述第一刻蚀工艺对所述第二初始位线导电层的刻蚀速率大于所述第二刻蚀工艺对与所述第二初始位线导电层的刻蚀速率；刻蚀所述第二导电层，形成包裹所述空洞的位线接触结构，在沿所述位线接触结构的顶面指向所述位线接触结构底面的方向上，所述位线接触结构的宽度逐渐增大。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，还包括：在所述第一导电层与所述第一初始位线导电层之间形成第一初始黏附层，在所述第二导电层与所述第二初始位线导电层之间形成第二初始黏附层；在采用第二刻蚀工艺对所述第一导电层进行刻蚀之前，还包括；采用第三刻蚀工艺对所述第一初始黏附层进行刻蚀，同时，对所述第二初始位线导电层进行所述第三刻蚀工艺，且所述第一刻蚀工艺对所述第二初始位线导电层的刻蚀速率大于所述第三刻蚀工艺对所述第二初始位线导电层的刻蚀速率。3.根据权利要求1所述的半导体结构的制备方法，其特征在于，在垂直于所述衬底方向上，所述第一初始位线导电层的长度小于所述第二初始位线导电层的长度。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，还包括：在所述第一初始位线导电层顶面形成第一初始绝缘层，在所述第二初始位线导电层顶面形成第二初始绝缘层；采用第四刻蚀工艺对所述第一初始绝缘层进行刻蚀，直至露出所述第一初始位线导电层时停止，以形成第一绝缘层；同时，对部分所述第二初始绝缘层进行所述第四刻蚀工艺，所述第二初始绝缘层未被完全刻蚀；采用第一刻蚀工艺对所述第一初始位线导电层进行刻蚀，同时，采用所述第一刻蚀工艺对剩余的所述第二初始绝缘层进行刻蚀，以形成第二绝缘层，所述第四刻蚀工艺对所述第二初始绝缘层的刻蚀速率大于所述第一刻蚀工艺对所述第二初始绝缘层的刻蚀速率。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述形成所述第二导电层的顶面低于所述第一导电层的顶面的方法包括：形成第一初始导电层以及第二初始导电层，所述第一初始导电层覆盖所述衬底表面，所述第二初始导电层填满所述凹孔；对所述第二初始导电层顶面进行初始刻蚀工艺，以形成所述第二导电层，...

【专利技术属性】
技术研发人员：严勋，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：