包括芯片保护件的半导体芯片制造技术

本公开涉及包括芯片保护件的半导体芯片。一种半导体芯片包括设置在器件区域中的集成电路和设置在作为器件区域的外部的芯片密封区域中的芯片保护件。所述芯片保护件包括设置在基板上方的第一金属层、设置在所述第一金属层上的层间绝缘层、设置在所述层间绝缘层上的第二金属层、以及从所述第二金属层在朝向所述基板的方向上延伸穿过所述层间绝缘层的屏障图案。所述屏障图案被设置成与所述第一金属层间隔开。间隔开。间隔开。

【技术实现步骤摘要】
包括芯片保护件的半导体芯片


[0001]本公开总体上涉及包括芯片保护件(chip guard)的半导体芯片。

技术介绍

[0002]通过半导体集成工艺，可以在晶片上制造通过划线道区域(scribe lane region)彼此分离的多个半导体芯片。多个半导体芯片中的每一个可以在芯片的外部区域中包括保护结构以保护其中的集成电路。作为保护结构的示例，保护环(guard ring)可以防止外部湿气经由芯片的外部区域渗透到集成电路中。
[0003]作为平面形状，保护环可以被设置为在与划线道区域的边界区域处围绕集成电路。另外，作为截面形状，保护环可以形成为多层结构，该多层结构包括设置在基板上的多个金属层和连接多个金属层的通孔金属层。

技术实现思路

[0004]根据本公开的一个实施方式的半导体装置可以包括设置在器件区域中的集成电路和设置在作为器件区域的外部的芯片密封区域中的芯片保护件。所述芯片保护件可以包括设置在基板上方的第一金属层、设置在所述第一金属层上的层间绝缘层、设置在所述层间绝缘层上的第二金属层、以及从所述第二金属层在朝向所述基板的方向上延伸穿过所述层间绝缘层的屏障图案。所述屏障图案可以被设置成与所述第一金属层间隔开。
[0005]根据本公开的另一实施方式的半导体装置可以包括设置在器件区域中的集成电路和设置在作为器件区域的外部的芯片密封区域中的芯片保护件。所述芯片保护件可以包括设置在基板上方的第一金属层、设置在所述第一金属层上的层间绝缘层、设置在所述层间绝缘层上的第二金属层、在所述层间绝缘层中将所述第一金属层和所述第二金属层彼此连接的接触图案、设置在所述第二金属层上的绝缘保护结构、穿透所述绝缘保护结构并且在所述第二金属层的横向方向上形成的屏障沟槽、以及沿着所述屏障沟槽的侧壁表面设置的金属屏障层。所述屏障沟槽的底表面可以被设置为与所述第二金属层的上表面间隔开。
[0006]根据本公开的又一实施方式的半导体装置可以包括设置在器件区域中的集成电路和设置在作为器件区域的外部的芯片密封区域中的芯片保护件。所述芯片保护件可以包括设置在基板上方的多个金属层、设置在所述多个金属层之间的至少一个层间绝缘层、以及从所述多个金属层中的至少一个金属层朝向所述基板延伸的屏障图案。所述屏障图案可以被设置为在横向方向上与所述多个金属层中的除了所述至少一个金属层之外的其余金属层间隔开。
附图说明
[0007]图1是示出根据本公开的一个实施方式的包括多个半导体芯片的晶片的示意性平面图。
[0008]图2A是示出根据本公开的一个实施方式的半导体芯片的器件区域和芯片密封区
域之间的边界区域的示意性截面图。
[0009]图2B是图2A中的区域“A”的放大图。
[0010]图3是示出根据本公开的另一实施方式的半导体芯片的器件区域和芯片密封区域之间的边界区域的示意性截面图。
具体实施方式
[0011]以下，将参考附图详细描述本公开的实施方式。在附图中，为了清楚地表示每个装置的组件，放大组件的尺寸，例如组件的宽度和厚度。作为例如制造技术和/或公差的结果，将预期与图示的形状的变化。因此，实施方式不应被解释为限于本文所说明的区域的特定形状，而是可以包括例如由制造而导致的形状偏差。在附图中，为了清楚起见，可能夸大层和区域的长度和尺寸。应当理解，当指出一个元件、结构、图案或层等在另一元件、结构、图案或层等“上”或者“连接到”或“联接到”另一元件、结构、图案或层等时，该一个元件、结构、图案或层可以直接在该另一元件、结构、图案或层等上或者连接到或联接到该另一元件、结构、图案或层等，或者可以存在中间元件、结构、图案或层等。相反，当指出一个元件、结构、图案或层等“直接在”另一元件、结构、图案或层等上或者“直接连接到”或“直接联接到”另一元件、结构、图案或层等时，不存在中间元件、结构、图案或层等。本文中使用的术语可以对应于考虑到它们在一个实施方式中的功能而选择的词，并且根据实施方式所属领域的普通技术人员，术语的含义可以被解释为不同。如果明确详细定义，则这些术语可以根据定义来解释。除非另有定义，否则本文使用的术语(包括技术和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。
[0012]另外，除非在上下文中明确使用，否则词语的单数形式的表达应被理解为包括该词语的复数形式。应当理解，术语“包括”、“包含”或“具有”旨在指定特征、数字、步骤、操作、组件、元件、部件或其组合的存在，但不用于排除一个或更多个其它特征、数字、步骤、操作、组件、元件、部件或其组合的存在或添加的可能性。
[0013]在本说明书中，半导体芯片可以指其上集成有电子电路的半导体基板具有以芯片形式彼此区分的形状。因此，半导体芯片可以用于不仅包括其中半导体基板被切割成芯片形式的形式，而且还包括其中甚至在被切割成芯片形状之前分离的半导体芯片区域形成在半导体基板上的状态。
[0014]半导体芯片可以指集成有诸如动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存存储器电路、NOR型闪存存储器电路、磁随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)之类的存储器集成电路的存储器芯片，其中逻辑电路集成在半导体基板中的ASIC芯片或逻辑管芯。同时，半导体芯片可以被称为半导体管芯。
[0015]图1是示出根据本公开的一个实施方式的包括多个半导体芯片的晶片1的示意性平面图。晶片1可以包括多个半导体芯片10和多个半导体芯片10之间的划线道区域14。多个半导体芯片10中的每一个可以包括器件区域11、芯片密封区域12和芯片边界区域13。
[0016]半导体芯片10可以在器件区域11中包括集成电路。集成电路可以包括在半导体芯片10的操作中涉及的各种电子电路。半导体芯片10可以在芯片密封区域12中包括保护集成电路的芯片保护件，芯片密封区域12是器件区域11的外部。将在下面参照图2A、图2B和图3
详细描述芯片保护件。半导体芯片10的芯片边界区域13可以是芯片的与划线道区域14形成边界的最外部区域。
[0017]图2A是示出根据本公开的一个实施方式的半导体芯片的器件区域和芯片密封区域之间的边界区域的示意性截面图。具体地，图2A是沿着图1中的半导体芯片10的线I
‑
I
’
截取的截面图。图2B是图2A的区域“A”的放大图。
[0018]参照图2A，半导体芯片10可以包括器件区域11中的集成电路IC和芯片密封区域12中的芯片保护件G1。集成电路IC可以包括顺序层叠在基板101上的下集成结构10a和上集成结构10b。芯片保护件G1可以包括顺序地设置在基板101上的下保护结构10c和上保护结构10d。基板101可以包括半导体材料。尽管未示出，基板101可以包括掺杂有n型或p型掺杂剂的阱区域。
[0019]下集成结构10a和下保护结构10c可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片，该半导体芯片包括：集成电路，所述集成电路设置在器件区域中；以及芯片保护件，所述芯片保护件设置在作为所述器件区域的外部的芯片密封区域中，其中，所述芯片保护件包括：第一金属层，所述第一金属层设置在基板上方；层间绝缘层，所述层间绝缘层设置在所述第一金属层上；第二金属层，所述第二金属层设置在所述层间绝缘层上；以及屏障图案，所述屏障图案从所述第二金属层在朝向所述基板的方向上延伸穿过所述层间绝缘层，并且其中，所述屏障图案被设置成与所述第一金属层间隔开。2.根据权利要求1所述的半导体芯片，其中，所述芯片保护件还包括连接所述第一金属层和所述第二金属层的接触图案。3.根据权利要求2所述的半导体芯片，其中，所述屏障图案被设置成比所述接触图案更远离所述器件区域。4.根据权利要求1所述的半导体芯片，其中，所述屏障图案的底表面被设置为比所述第一金属层的上表面更靠近所述基板。5.根据权利要求1所述的半导体芯片，其中，所述屏障图案的底表面被设置为比所述第一金属层的底表面更靠近所述基板。6.根据权利要求1所述的半导体芯片，其中，所述层间绝缘层包括：金属覆盖层，所述金属覆盖层覆盖所述第一金属层的上表面；以及金属间绝缘层，所述金属间绝缘层设置在所述金属覆盖层上。7.根据权利要求6所述的半导体芯片，其中，所述金属覆盖层和所述金属间绝缘层由彼此不同的材料制成。8.根据权利要求1所述的半导体芯片，其中，所述芯片保护件包括：第一平坦化绝缘层，所述第一平坦化绝缘层围绕所述第一金属层的侧表面；以及第二平坦化绝缘层，所述第二平坦化绝缘层围绕所述第二金属层的侧表面。9.根据权利要求8所述的半导体芯片，其中，所述屏障图案从所述第二金属层延伸以到达所述第一平坦化绝缘层的内部。10.根据权利要求1所述的半导体芯片，其中，所述第一金属层包括铜Cu和钨W中的一者，其中，所述第二金属层包括铜Cu和铝Al中的一者，并且其中，所述屏障图案包括铜Cu和钨W中的一者。11.根据权利要求1所述的半导体芯片，其中，所述芯片保护件还包括：下金属层，所述下金属层设置在所述第一金属层和所述基板之间；第一下接触图案，所述第一下接触图案将所述下金属层连接到所述基板；以及第二下接触图案，所述第二下接触图案将所述第一金属层连接到所述下金属层。12.根据权利要求1所述的半导体芯片，其中，所述芯片保护件还包括：绝缘保护结构，所述绝缘保护结构设置在所述第二金属层上方；屏障沟槽，所述屏障沟槽穿过所述绝缘保护结构，并且在所述第二金属层的横向方向
上形成；以及金属屏障层，所述金属屏障层设置在所述屏障沟槽的至少侧壁表面和底表面上。13.根据权利要求12所述的半导体芯片，其中，所述屏障沟槽的所述底表面被设置成与所述第二金属层的...

【专利技术属性】
技术研发人员：徐源善，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：