一种环栅晶体管及其制造方法技术

本发明专利技术公开了一种环栅晶体管及其制造方法，涉及半导体技术领域，用于在有效抑制环栅晶体管的寄生沟道漏电的情况下，防止出现带间隧穿问题，提升环栅晶体管的工作性能，降低环栅晶体管的制造难度。所述环栅晶体管包括：半导体基底、有源结构、重掺杂外延结构和栅堆叠结构。上述有源结构形成在半导体基底上。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。半导体基底位于沟道区下方的部分内开设有向内凹入的第一凹槽。重掺杂外延结构填充满第一凹槽。重掺杂外延结构的导电类型分别与源区和漏区的导电类型相反。栅堆叠结构环绕在沟道区的外周。栅堆叠结构位于沟道区下方的部分形成在重掺杂外延结构与沟道区之间。部分形成在重掺杂外延结构与沟道区之间。部分形成在重掺杂外延结构与沟道区之间。

【技术实现步骤摘要】
一种环栅晶体管及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种环栅晶体管及其制造方法。

技术介绍

[0002]随着半导体技术的发展，环栅晶体管应时而生。因环栅晶体管具有的栅堆叠结构不仅形成在沟道区的顶部和侧壁上、还形成在沟道区的底部，故与平面晶体管和鳍式场效应晶体管相比，环栅晶体管具有较强的栅控能力，利于抑制短沟道效应。
[0003]但是，采用现有的制造方法在抑制环栅晶体管的寄生沟道漏电的同时，会导致环栅晶体管的工作性能降低或集成难度较大等问题。

技术实现思路

[0004]本专利技术的目的在于提供一种环栅晶体管及其制造方法，用于在有效抑制环栅晶体管的寄生沟道漏电的情况下，防止出现带间隧穿问题，提升环栅晶体管的工作性能，降低环栅晶体管的制造难度。
[0005]为了实现上述目的，第一方面，本专利技术提供了一种环栅晶体管，该环栅晶体管包括：半导体基底、有源结构、重掺杂外延结构和栅堆叠结构。上述有源结构形成在半导体基底上。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。半导体基底位于沟道区下方的部分内开设有向内凹入的第一凹槽。重掺杂外延结构填充满第一凹槽。重掺杂外延结构的导电类型分别与源区和漏区的导电类型相反。栅堆叠结构环绕在沟道区的外周。栅堆叠结构位于沟道区下方的部分形成在重掺杂外延结构与沟道区之间。
[0006]采用上述技术方案的情况下，半导体基底在位于沟道区下方的部分内开设有向内凹入的第一凹槽。并且，重掺杂外延结构填充满第一凹槽，且该重掺杂外延结构的导电类型分别与源区和漏区的导电类型相反。同时，环绕在沟道区外周的栅堆叠结构，其位于沟道区下方的部分形成在重掺杂外延结构与沟道区之间。在此情况下，当环栅晶体管处于工作状态时，重掺杂外延结构不仅可以分别与源区和漏区通过反向偏置的PN结抑制寄生沟道漏电，并且重掺杂外延结构内的杂质掺杂浓度较高，其抑制寄生沟道漏电的效果较为显著。另外，该重掺杂外延结构仅填充满位于沟道区下方的第一凹槽，其并未形成在源区和漏区的下方。在此情况下，源区和漏区仅形成在掺杂浓度较小的半导体基底上，从而可以防止源区和漏区出现带间隧穿问题。由此可见，本专利技术提供的环栅晶体管可以解决通过现有晕环离子注入工艺为提高抑制寄生沟道漏电效果而在源区、漏区和沟道区的下方均形成高掺杂层但会导致带间隧穿的问题。
[0007]其次，本专利技术提供的环栅晶体管只需要在形成有源结构前，采用刻蚀和外延等常规半导体制造工艺至少在半导体基底位于沟道区下方的部分内形成重掺杂外延材料(该重掺杂外延材料用于制造上述重掺杂外延结构)即可同时实现抑制寄生沟道漏电和防止带间隧穿的目的，无须采用操作复杂的介质隔离工艺在有源结构和半导体基底之间形成隔离层，降低环栅晶体管的集成难度，利于提高环栅晶体管的良率。
[0008]第二方面，本专利技术提供了一种环栅晶体管的制造方法，该环栅晶体管的制造方法包括：首先，提供一半导体基底。接下来，在半导体基底的一侧内形成重掺杂外延结构。重掺杂外延结构的表面与半导体基底的表面平齐。接下来，在半导体基底形成有重掺杂外延结构的一侧形成有源结构。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。重掺杂外延结构仅位于沟道区的下方。接下来，形成环绕在沟道区外周的栅堆叠结构。栅堆叠结构位于沟道区下方的部分形成在重掺杂外延结构与沟道区之间。
[0009]本专利技术中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不赘述。
附图说明
[0010]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0011]图1为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图一；
[0012]图2为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图二；
[0013]图3为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图三；
[0014]图4为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图四；
[0015]图5为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图五；
[0016]图6为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图六；
[0017]图7为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图七；
[0018]图8为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图八；
[0019]图9为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图九；
[0020]图10为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十；
[0021]图11为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十一；
[0022]图12为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十二；
[0023]图13为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十三；
[0024]图14为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十四；
[0025]图15为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十五；
[0026]图16为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十六。
[0027]附图标记：11为半导体基底，12为第二凹槽，13为重掺杂外延材料，14为牺牲层，15为沟道层，16为鳍部，17为重掺杂外延结构，18为浅槽隔离结构，19为鳍状结构，20牺牲栅，21为栅极侧墙，22为源区，23为漏区，24为介电层，25为沟道区，26为栅堆叠结构。
具体实施方式
[0028]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0029]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制
造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0030]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0031]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种环栅晶体管，其特征在于，包括：半导体基底，有源结构，形成在所述半导体基底上；所述有源结构包括源区、漏区、以及位于所述源区和所述漏区之间的沟道区；所述半导体基底位于所述沟道区下方的部分内开设有向内凹入的第一凹槽；重掺杂外延结构，填充满所述第一凹槽；所述重掺杂外延结构的导电类型分别与所述源区和所述漏区的导电类型相反；栅堆叠结构，环绕在所述沟道区的外周；所述栅堆叠结构位于所述沟道区下方的部分形成在所述重掺杂外延结构与沟道区之间。2.根据权利要求1所述的环栅晶体管，其特征在于，所述重掺杂外延结构的厚度大于等于10nm、且小于等于40nm。3.根据权利要求1所述的环栅晶体管，其特征在于，所述重掺杂外延结构内的杂质掺杂浓度为大于等于1
×
e
18 cm
‑3、且小于等于1
×
e
19
cm
‑3。4.根据权利要求1所述的环栅晶体管，其特征在于，所述重掺杂外延结构的材料与所述半导体基底的材料相同；和/或，所述重掺杂外延结构的材料与所述沟道区的材料相同。5.一种环栅晶体管的制造方法，其特征在于，包括：提供一半导体基底；在所述半导体基底的一侧内形成重掺杂外延结构；所述重掺杂外延结构的表面与半导体基底的表面平齐；在所述半导体基底形成有所述重掺杂外延结构的一侧形成有源结构；所述有源结构包括源区、漏区、以及位于所述源区和所述漏区之间的沟道区；所述重掺杂外延结构仅位于所述沟道区的下方；形成环绕在所述沟道区外周的栅堆叠结构；所述栅堆叠结构位于所述沟道区下方的部分形成在所述重掺杂外延结构与沟道区之间。6.根据权利要求5所述的环栅晶体管的制造方法，其特征在于，所述在所述半导体基底的一侧内形成重掺杂外延结构，包括：在所述半导体基底的一侧开设第二凹槽；形成填充满所述第二凹槽的重掺杂外延材料。7.根据...

【专利技术属性】
技术研发人员：李永亮，赵飞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：