一种芯片应答方法、目标芯片及计算机可读存储介质技术

本发明专利技术涉及通信技术领域，尤其涉及一种芯片应答方法、目标芯片及计算机可读存储介质。所述方法应用于目标芯片，包括：接收主机发送的目标指令；所述目标指令对应所述目标芯片在预设时间窗内的响应信号；基于所述目标指令生成所述响应信号的延迟信号；将所述延迟信号作为所述目标指令的调整响应信号进行输出。本发明专利技术实施例中，通过对响应信号进行延迟处理后再发送给主机，从而使得第三方装置窃取到的信息为时序混乱的数据，避免被第三方装置破解，增加了通信数据的安全性。加了通信数据的安全性。加了通信数据的安全性。

【技术实现步骤摘要】
一种芯片应答方法、目标芯片及计算机可读存储介质


[0001]本专利技术涉及通信
，尤其涉及一种芯片应答方法、目标芯片及计算机可读存储介质。

技术介绍

[0002]在通信领域，存在主机与芯片之间的通信方式，通常由主机发送指令，芯片进行应答。然而，在主机与芯片的数据传输过程中，可能存在第三方装置窃取通信数据的情况，造成数据通信的安全隐患。因此，如何避免通信的数据被第三方装置窃取并破解是目前亟待解决的问题。

技术实现思路

[0003]为了解决上述问题，本专利技术实施例提供了一种芯片应答方法、目标芯片及计算机可读存储介质，通过生成相对响应信号的延迟信号，从而使第三方装置采集到的信号造成错乱以及一定的干扰，进而避免第三方装置窃取主机与芯片之间的通信数据。
[0004]第一方面，本专利技术实施例提供一种芯片应答方法，应用于目标芯片，包括：
[0005]接收主机发送的目标指令；
[0006]基于所述目标指令生成对应的响应信号；所述目标指令对应所述目标芯片在预设时间窗内的响应信号；
[0007]基于所述目标指令生成所述响应信号的延迟信号；
[0008]将所述延迟信号作为所述目标指令的调整响应信号进行输出。
[0009]在一种可能的实现方式中，所述目标芯片中设置有控制单元以及输出触点，所述控制单元与所述输出触点连接；
[0010]所述响应信号由所述控制单元生成；
[0011]所述延迟信号通过所述输出触点发送至所述主机。
[0012]在一种可能的实现方式中，基于所述目标指令生成所述响应信号的延迟信号，包括：
[0013]所述控制单元对所述响应信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。
[0014]在一种可能的实现方式中，所述控制单元和所述输出触点之间设置有延迟单元；
[0015]所述控制单元将所述响应信号输出至所述延迟单元；
[0016]所述延迟单元对所述控制单元输出的所述响应信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。
[0017]在一种可能的实现方式中，所述方法还包括：
[0018]所述控制单元对所述响应信号进行提前处理，得到对应的提前信号；
[0019]所述延迟单元对所述控制单元输出的所述提前信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。
[0020]在一种可能的实现方式中，所述方法还包括：
[0021]所述控制单元对所述响应信号进行延迟处理，得到初步延迟信号；
[0022]所述延迟单元对所述控制单元输出的所述初步延迟信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。
[0023]在一种可能的实现方式中，所述响应信号由高电平信号和低电平信号构成、所述提前信号以及所述初步延迟信号由所述高电平信号和/或所述低电平信号构成；
[0024]所述延迟单元对所述高电平信号和/或所述低电平信号进行延迟，得到所述延迟信号并输出至所述输出触点。
[0025]在一种可能的实现方式中，所述延迟单元对所述高电平信号和/或所述低电平信号进行延迟，得到所述延迟信号，包括：
[0026]在所述预设时间窗内的第一时钟周期延迟输出所述高电平信号和/或在所述预设时间窗内的第二时钟周期延迟输出所述低电平信号；
[0027]其中，所述主机向所述目标芯片输出时钟信号；所述时钟信号包括多个单位时钟周期，每个所述单位时钟周期包括第一时钟周期以及第二时钟周期。
[0028]在一种可能的实现方式中，所述延迟单元对所述高电平信号和/或所述低电平信号进行延迟，得到所述延迟信号，包括：
[0029]在所述预设时间窗内的第一时钟周期内延迟第一时长后输出所述高电平信号并占满所述第一时钟周期的剩余时长；所述第一时长小于或等于所述第一时钟周期的一半；
[0030]在所述预设时间窗内的第二时钟周期内延续所述高电平信号第二时长后输出所述低电平信号并占满所述第二时钟周期的剩余时长；所述第二时长小于或等于所述第二时钟周期的一半。
[0031]第二方面，本专利技术实施例提供一种目标芯片，包括：处理器、存储器以及计算机程序，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被执行时，使得所述图像形成装置执行权利要求1
‑
7任一项所述的方法。
[0032]应当理解的是，本专利技术实施例的第二方面与本专利技术实施例的第一方面的技术方案一致，各方面及对应的可行实施方式所取得的有益效果相似，不再赘述。
[0033]本专利技术实施例中，在接收到主机发送的目标指令之后，基于目标指令生成响应信号的延迟信号后将延迟信号反馈给主机，通过延迟来逃逸第三方装置的采集，并对该第三方装置采集到的信号造成错乱或一定的干扰，进而避免主机和目标芯片之间的通信内容被第三方装置破解并窃取。
【附图说明】
[0034]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术实施例的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0035]图1为本专利技术实施例提供的一种芯片应答方法的流程图；
[0036]图2为本专利技术实施例提供的一种通信系统的结构示意图；
[0037]图3为本专利技术实施例提供的一种目标芯片的结构示意图；
[0038]图4为本专利技术实施例提供的一种延迟信号的示意图；
[0039]图5为本专利技术实施例提供的另一种延迟信号的示意图；
[0040]图6为本专利技术实施例提供的另一种延迟信号的示意图；
[0041]图7为本专利技术实施例提供的另一种延迟信号的示意图；
[0042]图8为本专利技术实施例提供的一种控制模块的结构示意图；
[0043]图9为本专利技术实施例提供的一种响应信号延迟示意图；
[0044]图10为本专利技术实施例提供的另一种响应信号延迟示意图；
[0045]图11为本专利技术实施例提供的另一种目标芯片的结构示意图。
【具体实施方式】
[0046]为了更好的理解本说明书的技术方案，下面结合附图对本专利技术实施例进行详细描述。
[0047]应当明确，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0048]在本专利技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书。在本专利技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
[0049]图1为本专利技术实施例提供的一种芯片应答方法的流程示意图。该方法可以应用于目标芯片，如图1中所示，该方法处理步骤包括：
[0050]步骤101本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片应答方法，其特征在于，所述方法应用于目标芯片，包括：接收主机发送的目标指令；所述目标指令对应所述目标芯片在预设时间窗内的响应信号；基于所述目标指令生成所述响应信号的延迟信号；将所述延迟信号作为所述目标指令的调整响应信号进行输出。2.根据权利要求1所述的方法，其特征在于，所述目标芯片中设置有控制单元以及输出触点，所述控制单元与所述输出触点连接；所述响应信号由所述控制单元生成；所述延迟信号通过所述输出触点发送至所述主机。3.根据权利要求2所述的方法，其特征在于，基于所述目标指令生成所述响应信号的延迟信号，包括：所述控制单元对所述响应信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。4.根据权利要求2所述的方法，其特征在于，所述控制单元和所述输出触点之间设置有延迟单元；所述控制单元将所述响应信号输出至所述延迟单元；所述延迟单元对所述控制单元输出的所述响应信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。5.根据权利要求4所述的方法，其特征在于，所述方法还包括：所述控制单元对所述响应信号进行提前处理，得到对应的提前信号；所述延迟单元对所述控制单元输出的所述提前信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。6.根据权利要求4所述的方法，其特征在于，所述方法还包括：所述控制单元对所述响应信号进行延迟处理，得到初步延迟信号；所述延迟单元对所述控制单元输出的所述初步延迟信号进行延迟处理，得到所述延迟信号并输出至所述输出触点。7.根据权利要求5或6任一项所...

【专利技术属性】
技术研发人员：刘卫臣，
申请(专利权)人：极海微电子股份有限公司，
类型：发明
国别省市：