芯片单元切割方法技术

本发明专利技术公开了一种芯片单元切割方法，包括：提供基板，所述基板上形成有间隔设置的多个芯片单元，所述芯片单元之间形成有导电线路，所述芯片单元之间定义有切割区域；在所述基板表面涂覆保护层；去除位于切割区域内的保护层；去除位于切割区域内的导电线路；沿切割区域对所述基板进行切割，形成单个芯片单元；去除单个所述芯片单元上的保护层。本发明专利技术的芯片单元切割方法，其能够避免切割时因为切割震动而造成芯片单元损坏。动而造成芯片单元损坏。动而造成芯片单元损坏。

【技术实现步骤摘要】
芯片单元切割方法


[0001]本专利技术是关于半导体
，特别是关于一种芯片单元切割方法。

技术介绍

[0002]线路板或者芯片在生产中通常是多个单元阵列在同一个基板上制作成型的，而且由于制造工艺需求，每个线路板单元或者芯片单元之间是有导电线路(硅线路，铜线路)连通的，便于集成多核芯片处理器。芯片在制作完成后，需要沿着芯片单元之间的空隙进行切割分离。但是由于芯片单元之间有导电线路穿过，切割导电线路时会由于震动而导致芯片单元本身的电路损坏。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0004]本专利技术的目的在于提供一种芯片单元切割方法，其能够避免切割时因为切割震动而造成芯片单元损坏。
[0005]为实现上述目的，本专利技术的实施例提供了一种芯片单元切割方法，包括：
[0006]提供基板，所述基板上形成有间隔设置的多个芯片单元，所述芯片单元之间形成有导电线路，所述芯片单元之间定义有切割区域；
[0007]在所述基板表面涂覆保护层；
[0008]去除位于切割区域内的保护层；
[0009]去除位于切割区域内的导电线路；
[0010]沿切割区域对所述基板进行切割，形成单个芯片单元。
[0011]在本专利技术的一个或多个实施方式中，所述芯片单元切割方法还包括去除单个所述芯片单元上的保护层。
[0012]在本专利技术的一个或多个实施方式中，所述保护层的材料包括：聚异戊二烯、酚醛树脂、聚甲基丙烯酸甲酯、聚丁烯
‑
1磺。
[0013]在本专利技术的一个或多个实施方式中，去除位于切割区域内的保护层的步骤，包括：对位于切割区域内的保护层进行曝光；采用第一化学试剂去除切割区域内的保护层，以暴露切割区域内的导电线路，其中，所述第一化学试剂包括：丙二醇甲醚醋酸酯或者芳族二甲苯。
[0014]在本专利技术的一个或多个实施方式中，在所述基板表面涂覆保护层的步骤之前，还包括：在所述芯片单元周围形成多个标记点，所述多个标记点位于所述芯片单元之间的切割区域内。
[0015]在本专利技术的一个或多个实施方式中，对位于切割区域内的保护层进行曝光的步骤，包括：选定所述基板上的部分或全部区域，所述区域内包含一个或多个芯片单元及芯片单元所属的标记点，获取所述标记点并对其进行拟合，以形成将多个芯片单元进行单一划
分的拟合线；沿所述拟合线对所述保护层进行曝光，其中，曝光区域的宽度不大于所述切割区域的宽度。
[0016]在本专利技术的一个或多个实施方式中，在所述芯片单元周围形成多个标记点的步骤，包括：在所述芯片单元周围进行横向以及纵向的标记点制作。
[0017]在本专利技术的一个或多个实施方式中，所述获取所述标记点并对其进行拟合，以形成将多个芯片单元进行单一划分的拟合线的步骤，包括：获取所述基板选定区域内的标记点，将横向的标记点进行横向拟合成线，将纵向的标记点进行纵向拟合成线，以使拟合线呈网格状分布，将多个芯片单元进行单一划分。
[0018]在本专利技术的一个或多个实施方式中，在所述芯片单元周围形成多个标记点的步骤，包括：在所述芯片单元周围进行环状标记点的制作。
[0019]在本专利技术的一个或多个实施方式中，所述获取所述标记点并对其进行拟合，以形成将多个芯片单元进行单一划分的拟合线的步骤，包括：获取所述基板选定区域内的标记点，将每个芯片单元所属的标记点进行环状拟合成线，以将多个芯片单元进行单一划分。
[0020]在本专利技术的一个或多个实施方式中，获取所述标记点的方法包括：对所述基板的选定区域进行扫描获取；或者，读取在对所述芯片单元制作标记点时生成的制作文件获取。
[0021]在本专利技术的一个或多个实施方式中，去除位于切割区域的导电线路的步骤，包括：将所述基板整体浸入第二化学试剂中，蚀刻掉切割区域内暴露的导电线路。
[0022]与现有技术相比，本专利技术实施方式的芯片单元切割方法，在切割之前优先去除掉芯片单元之间的导电线路，能够避免切割时因为切割震动而造成芯片单元损坏。
[0023]本专利技术实施方式的芯片单元切割方法，通过在基板上涂覆保护层，并采用曝光刻蚀的方式去除芯片单元之间的导电线路，方法简单且不会造成芯片单元损坏，效率高且成本低。
[0024]本专利技术实施方式的芯片单元切割方法，通过在芯片单元周围设置标记点并对标记点进行拟合，以在基板上形成曝光区域和切割区域，可对基板进行数字化线路去除以及切割，更加精确且节约人力成本。
附图说明
[0025]图1是本专利技术一实施方式的芯片单元切割方法的工艺流程图。
[0026]图2是本专利技术一实施方式的芯片单元切割方法的工艺步骤结构图；
[0027]图3是图2中A部分的放大图；
[0028]图4是本专利技术一实施方式的芯片单元切割方法的工艺步骤结构图；
[0029]图5是本专利技术一实施方式的芯片单元切割方法的工艺步骤结构图；
[0030]图6是本专利技术一实施方式的芯片单元切割方法的工艺步骤结构图；
[0031]图7是图6中B部分的放大图；
[0032]图8是本专利技术一实施方式的芯片单元切割方法的工艺步骤结构图。
具体实施方式
[0033]下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。
[0034]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0035]如
技术介绍
所言，现有技术中的线路板或芯片，由于制作工艺的原因，其芯片单元之间通常会存在导电线路(硅线路，铜线路)连通，在后续进行切割时，切割到导电线路会引起震动导致损坏芯片单元本身的导电线路，影响芯片单元内的性能。
[0036]为了解决上述技术问题，本专利技术提供了一种芯片单元切割方法，在最终切割成单个芯片单元之前，优先去除掉设置在芯片单元之间的导电线路，够避免切割时因为切割震动而造成芯片单元损坏。
[0037]图1是本专利技术一实施方式的芯片单元切割方法的工艺流程图；图3至图8是本专利技术一实施方式的芯片单元切割方法的工艺步骤结构。下面结合图1至图8，对本专利技术的芯片单元切割方法进行详细阐述。
[0038]如图1所示，本专利技术一实施方式提供了一种芯片单元切割方法，包括：S1：提供基板，基板上形成有间隔设置的多个芯片单元，芯片单元之间形成有导电线路，芯片单元之间定义有切割区域。S2：在基板表面涂覆保护层。S3：去除位于切割区域内的保护层。S4：去除位于切割区域内的导电线路。S5：沿切割区域对基板进行切割，形成单个芯片单元。S6：去除单个芯片单元上的保护层。
[0039]参考图2和图3所示，提供基板10，基板10上预先通过制造工艺形成有多个间隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片单元切割方法，其特征在于，包括：提供基板，所述基板上形成有间隔设置的多个芯片单元，所述芯片单元之间形成有导电线路，所述芯片单元之间定义有切割区域；在所述基板表面涂覆保护层；去除位于切割区域内的保护层；去除位于切割区域内的导电线路；沿切割区域对所述基板进行切割，形成单个芯片单元。2.如权利要求1所述的芯片单元切割方法，其特征在于，还包括去除单个所述芯片单元上的保护层。3.如权利要求1所述的芯片单元切割方法，其特征在于，所述保护层的材料包括：聚异戊二烯、酚醛树脂、聚甲基丙烯酸甲酯、聚丁烯
‑
1磺。4.如权利要求1所述的芯片单元切割方法，其特征在于，去除位于切割区域内的保护层的步骤，包括：对位于切割区域内的保护层进行曝光；采用第一化学试剂去除切割区域内的保护层，以暴露切割区域内的导电线路。5.如权利要求4所述的芯片单元切割方法，其特征在于，在所述基板表面涂覆保护层的步骤之前，还包括：在所述芯片单元周围形成多个标记点，所述多个标记点位于所述芯片单元之间的切割区域内。6.如权利要求5所述的芯片单元切割方法，其特征在于，对位于切割区域内的保护层进行曝光的步骤，包括：选定所述基板上的部分或全部区域，所述区域内包含一个或多个芯片单元及芯片单元所属的标记点，获取所述标记点并对其进行拟合，以形成将多个芯片单元进行单一划分的拟合线；沿所述拟合线对所述保护层进行曝光，其中，曝光区...

【专利技术属性】
技术研发人员：陈国军，马迪，吴景舟，
申请(专利权)人：迪盛武汉微电子科技有限公司，
类型：发明
国别省市：