一种半导体装置，此处提供在形成外延层于鳍状场效晶体管的源极/漏极区中之前，形成绝缘层于半导体基板之中或之上的一些技术与设备。外延层可形成于绝缘层上，以减少鳍状场效晶体管的源极/漏极区之间的电子穿隧。在此方式中，可减少流动至鳍状场效晶体管的半导体基板中及/或源极/漏极区之间的漏电流。板中及/或源极/漏极区之间的漏电流。板中及/或源极/漏极区之间的漏电流。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术实施例涉及减少半导体基板之中及/或鳍状场效晶体管的源极/漏极区之间的漏电流的半导体装置。
技术介绍
[0002]鳍状物为主的晶体管如鳍状场效晶体管与结构晶体管(如纳米线晶体管、纳米片晶体管、全绕式栅极晶体管、多桥通道晶体管、或纳米带晶体管)为三维结构，其包含通道区于鳍状物或其部分中。鳍状物延伸高于半导体基板如三维结构。栅极结构设置以控制通道区中的电荷载子流，其包覆半导体材料的鳍状物。举例来说，鳍状场效晶体管中的栅极结构包覆鳍状物的三侧(与通道区)，以增加对通道区的控制(因此开关鳍状场效晶体管)。在另一例的纳米结构晶体管中，栅极结构包覆鳍状结构中的多个通道区，使栅极结构围绕多个通道区的每一者。
技术实现思路
[0003]本专利技术一实施例提供的半导体装置，包括鳍状结构，位于半导体基板上；第一外延层，延伸至鳍状结构中；第二外延层，延伸至鳍状结构中以与第一外延层相邻；栅极结构，位于第一外延层与第二外延层之间；第一氧化物层，位于第一外延层的第一下表面与鳍状结构之间；以及第二氧化物层，位于第二外延层的第二下表面与鳍状结构之间。
[0004]本专利技术一实施例提供的半导体装置的形成方法，包括形成介电层于半导体基板之中或之上；形成鳍状结构于半导体基板中，其中鳍状结构包括介电层的一部分；形成凹陷于鳍状结构中，以达介电层的部分；以及形成外延区于凹陷中的介电层的部分上。
[0005]本专利技术一实施例提供的半导体装置，包括第一鳍状结构，位于半导体基板上；第二鳍状结构，位于半导体基板上并与第一鳍状结构相邻；第一外延层，延伸至第一鳍状结构中；第二外延层，延伸至第二鳍状结构中；第一绝缘层，位于第一鳍状结构与第一外延层的底部之间；以及第二绝缘层，位于第二鳍状结构与第二外延层的底部之间。
附图说明
[0006]图1为一实施例中，可实施所述的系统及/或方法于其中的环境的附图。
[0007]图2为一实施例中，此处所述的半导体结构的附图。
[0008]图3A至图3H、图4A至图4D及图5A至图5F为一实施例中，此处所述的实施方式的附图。
[0009]图6A至图6C为一实施例中，此处所述的多种装置的附图。
[0010]图7A至图7C为一例中，形成此处所述的绝缘层所用的工艺步骤的附图。
[0011]图8为一实施例中，此处所述的半导体装置的一部分的元素组成图。
[0012]图9为一实施例中，此处所述的装置构件的附图。
[0013]图10为一实施例中，形成此处所述的半导体装置的相关工艺的流程图。
[0014]附图标记如下：
[0015]A
‑
A,B
‑
B:剖面
[0016]100:环境
[0017]102:沉积工具
[0018]104:曝光工具
[0019]106:显影工具
[0020]108:蚀刻工具
[0021]110:平坦化工具
[0022]112:电镀工具
[0023]114:离子注入工具
[0024]116:晶片/裸片传输工具
[0025]200:半导体装置
[0026]202:装置区
[0027]204:半导体基板
[0028]204a,204b:部分
[0029]206,206a,206b,206c,206d,206e:鳍状结构
[0030]208:混合鳍状结构
[0031]210:浅沟槽隔离区
[0032]212:虚置栅极结构
[0033]212a,212b,212c:栅极结构
[0034]214:栅极介电层
[0035]216:栅极层
[0036]218,302:硬掩模层
[0037]220:源极/漏极区
[0038]300,400,500:实施方式
[0039]304,304a,304b,304c,304d,304e,304f,304g,304h:绝缘层
[0040]306:介电层
[0041]308:低介电常数的介电材料层
[0042]310:高介电常数的介电材料层
[0043]402:密封间隔物层
[0044]404:基体间隔物层
[0045]406:间隔物层
[0046]502:凹陷
[0047]504:鳍状物侧壁间隔物
[0048]506:深度
[0049]508,508a,508b,508c,508d,508e,508f,508g,508h,510,510a,510b,516:外延层
[0050]512,512a,512b:外延区
[0051]514:合并的外延子区
[0052]518:层间介电层
[0053]520:接点层
[0054]522:导电层
[0055]600,700:附图
[0056]602,610,612:例子
[0057]604a,604b,604c,604d,604e,604f:下表面
[0058]606a,606b,606c,706:厚度
[0059]608a,608b,608c:宽度
[0060]702,708,710,712:工艺步骤704:离子
[0061]800:元素分析图
[0062]802:垂直元素分析图
[0063]804:垂直轴
[0064]806,808:信号
[0065]900:装置
[0066]910:汇流排
[0067]920:处理器
[0068]930:存储器
[0069]940:输入构件
[0070]950:输出构件
[0071]960:通信构件
[0072]1000:工艺
[0073]1010,1020,1030,1040:步骤
具体实施方式
[0074]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0075]以下公开的内容提供许多不同的实施例或实例以实施本案的不同特征。以下公开的内容说明各个构件及其排列方式的特定例子以简化说明。这些特定例子并非用以局限本专利技术实施例。举例来说，若本专利技术实施例说明第一结构形成于第二结构之上，即表示其第一结构可能与第二结构直接接触，或额外结构可能形成于第一结构与第二结构之间，使第一结构与第二结构未直接接触。此外，本专利技术多种例子可重复标号以简化说明或使说明清楚，并不代表多种实施例及/或设置中具有相同标号的结构具有同样的相对关系。
[0076]此外，空间相对用语如“在
…
下方”、“下方”、“较低的”、“上方”、“较高的”、或类似用词，用于描述附图中一些元件或结构与另一元件或结构之间的关系本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：一鳍状结构，位于一半导体基板上；一第一外延层，延伸至该鳍状结构中；一第二外延层，延伸至该鳍状结构中以与该第一外延层相邻；一栅极结构，位于该第一外延层与该第二外延层之间；一第一氧化物层，位于该第一外延层的第一下表面与该鳍状结构之间；以及一第二氧化物层，位于该第二外延层的第二下表面与该鳍状结构之间。2.如权利要求1所述的半导体装置，其中该半导体装置对应静态随机存取存储器型态的半导体装置；以及其中至少一该第一氧化物层与该第二氧化物层包括：厚度为1纳米至3纳米；以及宽度为10纳米至30纳米。3.如权利要求1所述的半导体装置，其中该半导体装置对应环形震荡器型态的半导体装置；以及其中至少一该第一氧化物层与该第二氧化物层包括：厚度为1纳米至5纳米；以及宽度为10纳米至60纳米。4.如权利要求1所述的半导体装置，其中该半导体装置对应输入/输出型态的半导体装置；以及其中至少一该第一氧化物层与该第二氧化物层包括：厚度为1纳米至7纳米；以及宽度为20纳米至60纳米。5.一种半导体装置的形成方法，包括：形成一介电层于一半导体基板之中或之上；形成一鳍状结构于该半导体基板中，其中该鳍状结...
【专利技术属性】
技术研发人员：翁圣勋，沙哈吉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。