一种检波器降频处理电路和检波器装置制造方法及图纸

本实用新型专利技术涉及一种检波器降频处理电路和检波器装置，其解决了在不影响产品寿命的情况下，如何降低检波器频率的技术问题，其包括基于运算放大器的频率降低单元、高通滤波单元和低通滤波单元，基于运算放大器的频率降低单元用于降低检波器的频率，高通滤波单元用于对基于运算放大器的频率降低单元输出的信号进行滤波，低通滤波单元用于对高通滤波单元输出的信号进行滤波。的信号进行滤波。的信号进行滤波。

【技术实现步骤摘要】
一种检波器降频处理电路和检波器装置


[0001]本专利技术涉及检波器
，具体而言，涉及一种检波器降频处理电路和检波器装置。

技术介绍

[0002]在地震勘探及工程测振
，现有的检波器如授权公告号为CN204044374U的中国技术专利以及授权公告号为CN209879007U的技术专利，主要包括外壳、上盖、下盖、线圈架、磁钢、上磁靴、下磁靴、上弹簧片、下弹簧片，下磁靴与下盖的内侧连接，磁钢与下磁靴连接，上磁靴与磁钢连接，线圈架连接有线圈，线圈架套在磁钢上，上弹簧片与上磁靴连接，下弹簧片与下磁靴连接，线圈架的上端与上弹簧片的外围相连，线圈架的下端与下弹簧片的外围相连。弹簧片的材质是金属，固有频率过高，导致检波器的频率很难达到低频或超低频。为了降低检波器的频率，通常做法是增加产品直径，增大线圈架上线圈的质量，然而过大的质量块和结构尺寸会使检波器容易损坏，降低检波器使用寿命。
[0003]因此，在不影响产品寿命的情况下，如何降低检波器的频率是本领域技术人员亟待解决的技术问题。

技术实现思路

[0004]本技术就是要解决在不影响产品寿命的情况下，如何降低检波器频率的技术问题，提供一种检波器降频处理电路和检波器装置。
[0005]本技术提供一种检波器降频处理电路，包括基于运算放大器的频率降低单元、高通滤波单元和低通滤波单元，基于运算放大器的频率降低单元用于降低检波器的频率，所述高通滤波单元用于对基于运算放大器的频率降低单元输出的信号进行滤波，所述低通滤波单元用于对高通滤波单元输出的信号进行滤波。
[0006]优选地，检波器降频处理电路还包括基于运算放大器的信号放大单元，基于运算放大器的信号放大单元用于对低通滤波单元输出的信号进行放大。
[0007]优选地，基于运算放大器的频率降低单元包括AD8597运算放大器芯片U5、AD8597运算放大器芯片U6、第四电阻R4、第七电阻R7、第五电阻R5、第六电阻R6、第二十六电容C26、第二十七电容C27、第五十六电容C56、第五十七电容C57、第三十电容C30、第三十一电容C31、第八电阻R8、第九电阻R9、第二十八电容C28、第二十九电容C29、第十电阻R10、第三十二电容C32、第三十三电容C33，第四电阻R4与AD8597运算放大器芯片U5的第2引脚连接，运算放大器芯片U5的第6脚通过第七电阻R7与AD8597运算放大器芯片U6的第3引脚连接，第五电阻R5的一端与AD8597运算放大器芯片U5的第2引脚连接，第五电阻R5的另一端通过并联在一起的第二十六电容C26、第二十七电容C27与运算放大器芯片U5的第6脚连接，第六电阻R6的一端与AD8597运算放大器芯片U5的第2引脚连接，第六电阻R6的另一端与运算放大器芯片U5的第6脚连接，AD8597运算放大器芯片U5的第3引脚接地，AD8597运算放大器芯片U5的第4引脚通过第五十六电容C56接地，AD8597运算放大器芯片U5的第4引脚接电源VEE1，
AD8597运算放大器芯片U5的第7引脚接电源VCC1，电源VCC1通过并联的第三十电容C30、第三十一电容C31接地，AD8597运算放大器芯片U6的第4引脚接电源VEE1，电源VEE1通过第五十七电容C57接地，AD8597运算放大器芯片U6的第2引脚通过第八电阻接地，第九电阻R9的一端与AD8597运算放大器芯片U6的第2引脚连接，第九电阻R9的另一端通过并联在一起的第二十八电容C28、第二十九电容C29与AD8597运算放大器芯片U6的第6引脚连接，第十电阻R10的一端与AD8597运算放大器芯片U6的第2引脚连接，第十电阻R10的另一端与AD8597运算放大器芯片U6的第6引脚连接，AD8597运算放大器芯片U6的第7引脚接电源VCC1，电源VCC1通过并联的第三十二电容C32、第三十三电容C33接地；
[0008]高通滤波单元5包括第四十六电容C46、第四十七电容C47、AD8597运算放大器芯片U7、第十三电阻R13、第十四电阻R14、第五十八电容C58、第十一电阻R11、第十二电阻R12、第三十四电容C34、第三十五电容C35、第十七电阻R17、第十八电阻R18、AD8597运算放大器芯片U8、第四十八电容C48、第四十九电容C49、第五十九电容C59、第十五电阻R15、第十六电阻R16、第三十六电容C36和第三十七电容C37，第四十六电容C46与第四十七电容C47的一端连接，第四十七电容C47的另一端与AD8597运算放大器芯片U7的第3引脚连接，第十三电阻R13的一端与第四十七电容C47的一端连接，第十三电阻R13的另一端与AD8597运算放大器芯片U7的第6引脚连接，第十四电阻R14的一端与AD8597运算放大器芯片U7的第3引脚连接，第十四电阻R14的另一端接地，AD8597运算放大器芯片U7的第4引脚接电源VEE1，电源VEE1通过第五十八电容C58接地，AD8597运算放大器芯片U7的第2引脚和第6引脚通过第十一电阻R11连接，AD8597运算放大器芯片U7的第2引脚通过第十二电阻R12接地，AD8597运算放大器芯片U7的第7引脚接电源VCC1，电源VCC1通过并联的第三十四电容C34、第三十五电容C35接地。第十七电阻R17的一端与AD8597运算放大器芯片U7的第6引脚连接，第十七电阻R17的另一端与第十八电阻R18的一端连接，第十八电阻R18的另一端与AD8597运算放大器芯片U8的第3引脚连接，第十八电阻R18的一端通过第四十八电容C48与AD8597运算放大器芯片U8的第6引脚连接，AD8597运算放大器芯片U8的第3引脚通过第四十九电容C49接地，AD8597运算放大器芯片U8的第4引脚接电源VEE1，电源VEE1通过第五十九电容C59接地，第十五电阻R15连接于AD8597运算放大器芯片U8的第2引脚和第6引脚之间，AD8597运算放大器芯片U8的第2引脚通过第十六电阻R16接地，AD8597运算放大器芯片U8的第7引脚接电源VCC1，电源VCC1通过并联的第三十六电容C36、第三十七电容C37接地。
[0009]所述基于运算放大器的频率降低单元中AD8597运算放大器芯片U6的第6引脚与第四十六电容C46连接；
[0010]所述低通滤波单元包括第二十一电阻R21、第二十二电阻R22、AD8597运算放大器芯片U9、第五十电容C50、第五十一电容C51、第六十电容C60、第十九电阻R19、第二十电阻R20、第三十八电容C38、第三十九电容C39、第二十五电阻R25、第二十六电阻R26、AD8597运算放大器芯片U10、第五十二电容C52、第五十三电容C53、第六十一电容C61、第二十三电阻R23、第二十四电阻R24、第四十电容C40、第四十一电容C41、第五十四电容C54、第五十五电容C55、AD8597运算放大器芯片U11、第二十九电阻R29、第三十电阻R30、第六十二电容C62、第二十七电阻R27、第二十八电阻R28、第四十二电容C42和第四十三电容C43，第二十一电阻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种检波器降频处理电路，其特征在于，包括基于运算放大器的频率降低单元、高通滤波单元和低通滤波单元，所述基于运算放大器的频率降低单元用于降低检波器的频率，所述高通滤波单元用于对基于运算放大器的频率降低单元输出的信号进行滤波，所述低通滤波单元用于对高通滤波单元输出的信号进行滤波。2.根据权利要求1所述的检波器降频处理电路，其特征在于，所述检波器降频处理电路还包括基于运算放大器的信号放大单元，所述基于运算放大器的信号放大单元用于对低通滤波单元输出的信号进行放大。3.根据权利要求1所述的检波器降频处理电路，其特征在于：所述基于运算放大器的频率降低单元包括AD8597运算放大器芯片(U5)、AD8597运算放大器芯片(U6)、第四电阻(R4)、第七电阻(R7)、第五电阻(R5)、第六电阻(R6)、第二十六电容(C26)、第二十七电容(C27)、第五十六电容(C56)、第五十七电容(C57)、第三十电容(C30)、第三十一电容(C31)、第八电阻(R8)、第九电阻(R9)、第二十八电容(C28)、第二十九电容(C29)、第十电阻(R10)、第三十二电容(C2)、第三十三电容(C33)，第四电阻(R4)与AD8597运算放大器芯片(U5)的第2引脚连接，运算放大器芯片(U5)的第6脚通过第七电阻(R7)与AD8597运算放大器芯片(U6)的第3引脚连接，第五电阻(R5)的一端与AD8597运算放大器芯片(U5)的第2引脚连接，第五电阻(R5)的另一端通过并联在一起的第二十六电容(C26)、第二十七电容(C27)与运算放大器芯片(U5)的第6脚连接，第六电阻(R6)的一端与AD8597运算放大器芯片(U5)的第2引脚连接，第六电阻(R6)的另一端与运算放大器芯片(U5)的第6脚连接，AD8597运算放大器芯片(U5)的第3引脚接地，AD8597运算放大器芯片(U5)的第4引脚通过第五十六电容(C56)接地，AD8597运算放大器芯片(U5)的第4引脚接电源VEE1，AD8597运算放大器芯片(U5)的第7引脚接电源VCC1，电源VCC1通过并联的第三十电容(C30)、第三十一电容(C31)接地，AD8597运算放大器芯片(U6)的第4引脚接电源VEE1，电源VEE1通过第五十七电容(C57)接地，AD8597运算放大器芯片(U6)的第2引脚通过第八电阻接地，第九电阻(R9)的一端与AD8597运算放大器芯片(U6)的第2引脚连接，第九电阻(R9)的另一端通过并联在一起的第二十八电容(C28)、第二十九电容(C29)与AD8597运算放大器芯片(U6)的第6引脚连接，第十电阻(R10)的一端与AD8597运算放大器芯片(U6)的第2引脚连接，第十电阻(R10)的另一端与AD8597运算放大器芯片(U6)的第6引脚连接，AD8597运算放大器芯片(U6)的第7引脚接电源VCC1，电源VCC1通过并联的第三十二电容(C32)、第三十三电容(C33)接地；所述高通滤波单元(5)包括第四十六电容(C46)、第四十七电容(C47)、AD8597运算放大器芯片(U7)、第十三电阻(R13)、第十四电阻(R14)、第五十八电容(C58)、第十一电阻(R11)、第十二电阻(R12)、第三十四电容(C34)、第三十五电容(C35)、第十七电阻(R17)、第十八电阻(R18)、AD8597运算放大器芯片(U8)、第四十八电容(C48)、第四十九电容(C49)、第五十九电容(C59)、第十五电阻(R15)、第十六电阻(R16)、第三十六电容(C36)和第三十七电容(C37)，第四十六电容(C46)与第四十七电容(C47)的一端连接，第四十七电容(C47)的另一端与AD8597运算放大器芯片(U7)的第3引脚连接，第十三电阻(R13)的一端与第四十七电容(C47)的一端连接，第十三电阻(R13)的另一端与AD8597运算放大器芯片(U7)的第6引脚连接，第十四电阻(R14)的一端与AD8597运算放大器芯片(U7)的第3引脚连接，第十四电阻(R14)的另一端接地，AD8597运算放大器芯片(U7)的第4引脚接电源VEE1，电源VEE1通过第
五十八电容(C58)接地，AD8597运算放大器芯片(U7)的第2引脚和第6引脚通过第十一电阻(R11)连接，AD8597运算放大器芯片(U7)的第2引脚通过第十二电阻(R12)接地，AD8597运算放大器芯片(U7)的第7引脚接电源VCC1，电源VCC1通过并联的第三十四电容(C34)、第三十五电容(C35)接地；第十七电阻(R17)的一端与AD8597运算放大器芯片(U7)的第6引脚连接，第十七电阻(R17)的另一端与第十八电阻(R18)的一端连接，第十八电阻(R18)的另一端与AD8597运算放大器芯片(U8)的第3引脚连接，第十八电阻(R18)的一端通过第四十八电容(C48)与AD8597运算放大器芯片(U8)的第6引脚连接，AD8597运算放大器芯片(U8)的第3引脚通过第四十九电容(C49)接地，AD8597运算放大器芯片(U8)的第4引脚接电源VEE1，电源VEE1通过第五十九电容(C59)接地，第十五电阻(R15)连接于AD8597运算放大器芯片(U8)的第2引脚和第6引脚之间，AD8597运算放大器芯片(U8)的第2引脚通过第十六电阻(R16)接地，AD8597运算放大器芯片(U8)的第7引脚接电源VCC1，电源VCC1通过并联的第三十六电容(C36)、第三十七电容(C37)接地；所述基于运算放大器的频率降低单元中AD8597运算放大器芯片(U6)的第6引脚与第四十六电容(C46)连接；所述低通滤波单元包括第二十一电阻(R21)、第二十二电阻(R22)、AD8597运算放大器芯片(U9)、第五十电容(C50)、第五十一电容(C51)、第六十电容(C60)、第十九电阻(R19)、第二十电阻(R20)、第三十八电容(C38)、第三十九电容(C39)、第二十五电阻(R25)、第二十六电阻(R26)、AD8597运算放大器芯片(U10)、第五十二电容(C52)、第五十三电容(C53)、第六十一电容(C61)、第二十三电阻(R23)、第二十四电阻(R24)、第四十电容(C40)、第四十一电容(C41)、第五十四电容(C54)、第五十五电容(C55)、AD8597运算放大器芯片(U11)、第二十九电阻(R29)、第三十电阻(R30)、第六十二电容(C62)、第二十七电阻(R27)、第二十八电阻(R28)、第四十二电容(C42)和第四十三电容(C43)，第二十一电阻(R21)的一端与第二十二电阻(R22)的一端连接，第二十二电阻(R22)的另一端与AD8597运算放大器芯片(U9)的第3引脚连接，AD8597运算放大器芯片(U9)的第4引脚接电源VEE1，电源VEE1通过第六十电容(C60)接地，AD8597运算放大器芯片(U9)的第3引脚通过第五十一电容(C51)接地，第五十电容(C50)的一端与第二十二电阻(R22)的一端连接，第五十电容(C50)的另一端与AD8597运算放大器芯片(U9)的第6引脚连接，第十九电阻(R19)的一端与AD8597运算放大器芯片(U9)的第2引脚连接，第十九电阻(R19)的另一端与AD8597运算放大器芯片(U9)的第6引脚连接，第二十电阻(R20)的一端与AD8597运算放大器芯片(U9)的第2引脚连接，第二十电阻(R20)的另一端接地，AD8597运算放大器芯片(U9)的第7引脚接电源VCC1，电源VCC1通过并联的第三十八电容(C38)、第三十九电容(C39)接地；第二十五电阻(R25)的一端与第二十六电阻(R26)的一端连接，第二十五电阻(R25)的另一端与AD8597运算放大器芯片(U9)的第6引脚连接，第二十六电阻(R26)的另一端与AD8597运算放大器芯片(U10)的第3引脚连接，第二十六电阻(R26)的一端通过第五十二电容(C52)与AD8597运算放大器芯片(U10)的第6引脚连接，AD8597运算放大器芯片(U10)的第3引脚通过第五十三电容(C53)接地，AD8597运算放大器芯片(U10)的第4引脚接电源VEE1，电源VEE1通过第六十一电容(C61)接地，AD8597运算放大器芯片(U10)的第2引脚和第第6引脚之间通过第二十三电阻(R23)连接，AD8597运算放大器芯片(U10)的第2引脚通过第二十四电阻(R24)接地，AD8597运算放大器芯片(U10)的第7引脚接电源VCC1，电源VCC1通过并联的第四十电容(C40)、第四十一电容(C41)接地；第五十
四电容(C54)、第五十五电容(C55)、AD8597运算放大器芯片(U11)、第二十九电阻(R29)、第三十电阻(R30)、第六十二电容(C62)、第二十七电阻(R27)、第二十八电阻(R28)、第四十二电容(C42)和第四十三电容(C43)，第五十四电容(C54)的一端与第五十五电容(C55)的一端连接，第五十四电容(C54)的另一端与AD8597运算放大器芯片(U10)的6引脚连接，第五十五电容(C55)的另一端与AD8597运算放大器芯片(U11)的第3引脚连接，第二十九电阻(R29)的一端与第五十五电容(C55)的一端连接，第二十九电阻(R29)的另一端与AD8597运算放大器芯片(U11)的第6引脚连接，AD8597运算放大器芯片(U11)的第3引脚通过第三十电阻(R30)接地，AD8597运算放大器芯片(U11)的第4引脚接电源VEE1，电源VEE1通过第六十二电容(C62)接地，AD8597运算放大器芯片(U11)的第2引脚和第6引脚之间通过第二十七电阻(R27)连接，AD8597运算放大器芯片(U11)的第2引脚通过第二十八电阻(R28)接地，AD8597运算放大器芯片(U11)的第7引脚接电源VCC1，电源VCC1通过并联的第四十二电容(C42)、第四十三电容(C43)接地；所述第二十一电阻(R21)的另一端与AD8597运算放大器芯片(U8)的第6引脚连接。4.根据权利要求3所述的检波器降频处理电路，其特征在于，所述检波器降频处理电路还包括基于运算放大器的信号放大单元；所述基于运算放大器的信号放大单元包括第三十一电阻(R31)、AD8599运算放大器芯片、第三十三电阻(R33)、第六十三电容(C63)、第三十六电阻(R36)、第三十二电阻(R32)、第四十五电容(C45)、第四十四电容(C44)、第三十四电阻(R34)、第三十五电阻(R35)、第三十八电阻(R38)和第三十七电阻(R37)，所述第三十一电阻(R31)的一端与AD8599运算放大器芯片第2引脚连接，第三十三电阻(R33)的一端与AD8599运算放大器芯片的第3引脚连接，第三十三电阻(R33)的另一端接地，AD8599运算放大器芯片的第4引脚接电源VEE1，电源VEE1通过第六十三电容(C63)接地，AD8599运算放大器芯片的第5引脚通过第三十六电阻(R36)接地，第三十二电阻(R32)连接于AD8599运算放大器芯片的第2引脚和第1引脚之间，AD8599运算放大器芯片的第8引脚接电源VCC1，电源VCC1通过并联的第四十五电容(C45)、第四十四电容(C44)接地，第三十四电阻(R34)连接于AD8599运算放大器芯片的第1引脚和第6引脚之间，第三十五电阻(R35)连接于AD8599运算放大器芯片的第6引脚和第7引脚之间，第三十八电阻(R38)与AD8599运算放大器芯片的第7引脚连接，第三十七电阻(R37)与AD8599运算放大器芯片的第1引脚连接；第三十一电阻(R31)的另一端与AD8597运算放...

【专利技术属性】
技术研发人员：常建树，任强，黄新宇，陈春国，黄成霖，迟日成，王进京，张正阳，魏凯，李世源，
申请(专利权)人：威海双丰物探设备股份有限公司，
类型：新型
国别省市：