一种低噪声高PSR的LDO电路制造技术

本发明专利技术属于集成电路技术领域，具体涉及一种低噪声高PSR的LDO电路，包括基准模块和LDO主环路模块。其中基准模块产生精确的基准电流和偏置电压，该基准电流经过片外RC滤波网络之后产生LDO主环路所需要的V

【技术实现步骤摘要】
一种低噪声高PSR的LDO电路


[0001]本专利技术属于集成电路
，具体涉及一种低噪声高PSR的LDO电路。

技术介绍

[0002]LDO作为电源管理芯片种类之一，在一定负载范围内，可以将直流电压转换为另一固定直流电压输出。相对于开关变换器而言，LDO在隔离噪声和纹波抑制方面比较突出，且具备低成本、易集成、控制简单、外围元件少及输出电压稳定的特点，往往用于给片内噪声敏感的模拟或射频模块供电，因此需要消除较大的电压纹波，此外LDO电路自身的器件噪声也要尽可能低才能输出一个干净的电压。
[0003]传统LDO噪声来源主要是基准，误差放大器以及用来设置输出电压的电阻分压网络，而基准和误差放大器也会影响PSR性能。特别是，对于宽负载范围的LDO来说，需要添加自适应偏置用做频率补偿，但这会导致功率管栅极阻抗变化范围过大，因此使用传统前馈纹波消除的办法去提升中高频的PSR效果不佳。

技术实现思路

[0004]针对上述问题，本专利技术提出了一种低噪声高PSR的LDO电路。其目的在于解决宽负载条件下LDO的PSR恶化问题以及实现电路整体的低噪声。
[0005]本专利技术的技术方案为：
[0006]一种低噪声高PSR的LDO电路，包括基准模块和LDO主体电路模块；
[0007]所述的基准模块用于产生精确的基准电流，流经片外RC滤波网络后输出给LDO主环路模块作为基准电压V
REF
。输入为电源VIN，输出为流经R
SET
电阻产生的基准电压V/>REF
，第一偏置V
B1
，第二偏置V
B2
，PMOS共栅管偏置V
BP
，NMOS共栅管偏置V
BN
以及开关管偏置V
SW
；所述的基准模块还产生偏置电压，为LDO主环路模块提供电压偏置。
[0008]所述基准模块包含基准电流偏置电压产生模块和RC滤波网络。其中，所述基准电流偏置电压产生模块用于产生基准电流及偏置电压V
B1
，V
B2
，V
BP
，V
BN
及V
SW
。所述RC滤波网络由R
SET
电阻和C
SET
电容构成，R
SET
电阻确定输出电压V
REF
，C
SET
电容可以滤除高频噪声，并提高高频电源抑制比。
[0009]所述的LDO主环路模块用于输出低噪声高PSR的直流电压VO。输入为电源VIN、V
REF
、V
B1
、V
B2
、V
BP
、V
BN
及V
SW
，输出为V
O
。其中，V
REF
连接到轨对轨误差放大器模块的反相端；V
B1
为轨对轨误差放大器和自适应PSR增强提供偏置；V
B2
为缓冲级提供偏置；V
BP
、V
BN
为轨对轨误差放大器提供偏置；V
SW
控制开关管M3。
[0010]LDO主环路模块包含轨对轨误差放大器、缓冲级、自适应PSR增强电路和功率级；所述轨对轨误差放大器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第一耗尽型NMOS叠层管M
dep1
、第二耗尽型NMOS叠层管M
dep2
、第三耗尽型NMOS叠层管M
dep3
、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极
管Q、第九三极管Q9、第十三极管Q10、第十一三极管Q11、第十二三极管Q12、第十三三极管Q13、第十四三极管Q14、第十五三极管Q15、第十六三极管Q16、第十七三极管Q17、第十八三极管Q18；第一MOS管M1的源极接电源，其栅极接第一偏置电压V
B1
，其漏极接第一耗尽型NMOS叠层管M
dep1
的栅极和漏极；第二MOS管M2的源极接电源，其栅极接第一偏置电压V
B1
，其漏极接第三三极管Q3的发射极、第四三极管Q4的发射极、第三MOS管M3的源极；第一耗尽型NMOS叠层管M
dep1
的栅极接第二耗尽型NMOS叠层管M
dep2
的栅极和第三耗尽型NMOS叠层管M
dep3
的栅极，第一耗尽型NMOS叠层管M
dep1
的源极接第一三极管Q1的基极和第三三极管Q3的基极；第二耗尽型NMOS叠层管M
dep2
的漏极接第九三极管Q9的集电极和第六MOS管M6的源极，第二耗尽型NMOS叠层管M
dep2
的源极接第一三极管Q1的集电极；第三耗尽型NMOS叠层管M
dep3
的漏极接第十三极管Q10的集电极和第七MOS管M7的源极，第三耗尽型NMOS叠层管M
dep3
的源极接第二三极管Q2的集电极；第一三极管Q1的发射极接第五三极管Q5的集电极和第二三极管Q2的发射极；第三三极管Q3的集电极接第四MOS管M4的源极和第七三极管Q7的集电极；第四三极管Q4的基极接第二三极管Q2的基极和基准电压V
REF
；第四三极管Q4的集电极接第五MOS管M5的源极和第八三极管Q8的集电极；第三MOS管M3的栅极接开关管偏置电压V
SW
，第三MOS管M3的漏极接第五三极管的基极以及第六三极管Q6的集电极和基极，第五三极管Q5的发射极和第六三极管Q6的发射极接地；第九三极管Q9的发射极接电源，其基极接第十三极管Q10的基极和第十一三极管Q11的发射极；第十一三极管Q11的基极接第六MOS管M6的漏极、第十二三极管Q12的发射极和第十三三极管Q13的集电极，第十一三极管Q11的集电极接地；第六MOS管M6的栅极接第七MOS管M7的栅极并接PMOS共栅管偏置电压V
BP
；第十二三极管Q12的基极接第十八三极管Q18的基极和集电极、第九MOS管M9的漏极，第十二三极管Q12的集电极接第十三三极管Q13的发射极、第四MOS管M4的漏极、第七三极管Q7的基极和第八三极管Q8的基极；第十三三极管Q13的基极接第八MOS管M8的漏极、第十五三极管Q15的基极和集电极；第四MOS管M4的栅极接第五MOS管的栅极并接NMOS共栅管偏置电压V
BN
；第七三极管Q7的发射极和第八三极管Q8的发射极接地；第八MOS管M8的源极接电源，其栅极接第一偏置电压V
B1
；第十五三极管Q15的发射结接第十四三极管Q14的集电极和基极，第十四三极管Q14的发射极接地；第十六三极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低噪声高PSR的LDO电路，其特征在于，包括基准模块和LDO主环路模块；所述的基准模块用于产生基准电流和偏置电压，所述基准电流经过RC滤波网络后输出给LDO主环路模块作为基准电压V
REF
；所述偏置电压包括第一偏置电压V
B1
，第二偏置电压V
B2
，PMOS共栅管偏置电压V
BP
，NMOS共栅管偏置电压V
BN
以及开关管偏置电压V
SW
；所述LDO主环路模块包含轨对轨误差放大器、缓冲级、自适应PSR增强电路和功率级；所述轨对轨误差放大器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第一耗尽型NMOS叠层管M
dep1
、第二耗尽型NMOS叠层管M
dep2
、第三耗尽型NMOS叠层管M
dep3
、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q、第九三极管Q9、第十三极管Q10、第十一三极管Q11、第十二三极管Q12、第十三三极管Q13、第十四三极管Q14、第十五三极管Q15、第十六三极管Q16、第十七三极管Q17、第十八三极管Q18；第一MOS管M1的源极接电源，其栅极接第一偏置电压V
B1
，其漏极接第一耗尽型NMOS叠层管M
dep1
的栅极和漏极；第二MOS管M2的源极接电源，其栅极接第一偏置电压V
B1
，其漏极接第三三极管Q3的发射极、第四三极管Q4的发射极、第三MOS管M3的源极；第一耗尽型NMOS叠层管M
dep1
的栅极接第二耗尽型NMOS叠层管M
dep2
的栅极和第三耗尽型NMOS叠层管M
dep3
的栅极，第一耗尽型NMOS叠层管M
dep1
的源极接第一三极管Q1的基极和第三三极管Q3的基极；第二耗尽型NMOS叠层管M
dep2
的漏极接第九三极管Q9的集电极和第六MOS管M6的源极，第二耗尽型NMOS叠层管M
dep2
的源极接第一三极管Q1的集电极；第三耗尽型NMOS叠层管M
dep3
的漏极接第十三极管Q10的集电极和第七MOS管M7的源极，第三耗尽型NMOS叠层管M
dep3
的源极接第二三极管Q2的集电极；第一三极管Q1的发射极接第五三极管Q5的集电极和第二三极管Q2的发射极；第三三极管Q3的集电极接第四MOS管M4的源极和第七三极管Q7的集电极；第四三极管Q4的基极接第二三极管Q2的基极和基准电压V
REF
；第四三极管Q4的集电极接第五MOS管M5的源极和第八三极管Q8的集电极；第三MOS管M3的栅极接开关管偏置电压V
SW
，第三MOS管M3的漏极接第五三极管的基极以及第六三极管Q6的集电极和基极，第五...

【专利技术属性】
技术研发人员：罗萍，吴乾锋，王浩，吴泉澳，辛相文，龚正，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：