导电层堆叠以及半导体元件制造技术

本公开提供一种导电层堆叠及半导体元件。该导电层堆叠具有一中介层，包括硅化钨并设置在一下层上；一填充层，包括钨并设置在该中介层上。该下层包括氮化钛并包括一柱状颗粒结构。该中介层的一厚度大于大约4.1nm。该中介层的一厚度大于大约4.1nm。该中介层的一厚度大于大约4.1nm。

【技术实现步骤摘要】
导电层堆叠以及半导体元件


[0001]本申请案主张美国第17/573,781及17/573,832号专利申请案的优先权(即优先权日为“2022年1月12日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种导电层堆叠以及半导体元件。特别是有关于一种具有栅极接触点的导电层堆叠以及半导体元件。

技术介绍

[0003]半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
[0004]上文的“先前技术”说明仅提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0005]本公开的一实施例提供一种导电层堆叠，包括一中介层，包括硅化钨并设置在一下层上；一填充层，包括钨并设置在该中介层上。该下层包括氮化钛且包括一柱状颗粒结构。该中介层的一厚度大于大约4.1nm。
[0006]本公开的另一实施例提供一种半导体元件，包括一基底；一栅极结构，设置在该基底上；一栅极接触点，包括：一栅极接触阻障层，设置在该栅极结构上并包括具有一柱状颗粒结构的氮化钛；一栅极接触中介层，设置在该栅极接触阻障层并包括硅化钨；一栅极接触填充层，设置在该栅极接触阻障层上并包括钨。该栅极接触中介层的一厚度大于大约4.1nm。
[0007]本公开的另一实施例提供一种导电层堆叠的制备方法，包括形成一中介层在一下层上；以及形成一填充层在该中介层上，其中该填充层包括钨。该中介层包括硅化钨且该中介层的一厚度大于大约4.1nm。该下层包括氮化钛且包括一柱状颗粒结构。
[0008]本公开的另一实施例提供一种半导体元件的制备方法，包括提供一基底；形成一栅极结构在该基底上；以及形成一栅极接触点在该栅极结构上，包括：形成一栅极接触阻障层在该栅极结构上；形成一栅极接触中介层在该栅极接触阻障层上；以及形成一栅极接触填充层在该栅极接触阻障层上。该栅极接触阻障层包括具有一柱状颗粒结构的氮化钛。该栅极接触中介层包括硅化钨且该栅极接触中介层的一厚度大于大约4.1nm。该栅极接触填充层包括α
‑
钨。
[0009]由于本公开该半导体元件的设计，该中介层形成有一厚度，该厚度大于4.1nm，以降低或避免电阻不均匀的问题。因此，可改善该半导体元件的可靠度、良率以及效能。此外，使用含锗的还原剂所沉积的该填充层可降低电阻，导致α
‑
钨生长的薄的填充成核层，所导
致的填充块状层几乎没有或没有缺陷。
[0010]上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
[0011]参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号指相同的元件。
[0012]图1是流程示意图，例示本公开一实施例的导电层堆叠的制备方法。
[0013]图2及图3是剖视示意图，例示本公开一实施例制备导电层堆叠的一流程。
[0014]图4是流程示意图，例示本公开一实施例的半导体元件的制备方法。
[0015]图5是顶视示意图，例示本公开一实施例的中间半导体元件。
[0016]图6是剖视示意图，例示本公开一实施例制备沿着图5的剖线A
‑
A
’
的剖面。
[0017]图7是顶视示意图，例示本公开一实施例的中间半导体元件。
[0018]图8是剖视示意图，例示沿着图7的剖线A
‑
A
’
的剖面。
[0019]图9是顶视示意图，例示本公开一实施例的中间半导体元件。
[0020]图10是剖视示意图，例示沿着图9的剖线A
‑
A
’
的剖面。
[0021]图11是顶视示意图，例示本公开一实施例的中间半导体元件。
[0022]图12是剖视示意图，例示沿着图11的剖线A
‑
A
’
的剖面。
[0023]图13是顶视示意图，例示本公开一实施例的中间半导体元件。
[0024]图14是剖视示意图，例示沿着图13的剖线A
‑
A
’
的剖面。
[0025]图15是顶视示意图，例示本公开一实施例的中间半导体元件。
[0026]图16是剖视示意图，例示沿着图15的剖线A
‑
A
’
的剖面。
[0027]图17是顶视示意图，例示本公开一实施例的中间半导体元件。
[0028]图18是剖视示意图，例示沿着图17的剖线A
‑
A
’
的剖面。
[0029]图19是顶视示意图，例示本公开一实施例的中间半导体元件。
[0030]图20及图21是剖视示意图，例示沿着图19的剖线A
‑
A
’
及B
‑
B
’
的剖面。
[0031]图22到图27是剖视示意图，例示本公开一实施例制备半导体元件的部分流程的沿图19的剖线A
‑
A
’
与B
‑
B
’
的剖面。
[0032]图28是顶视示意图，例示本公开一实施例的中间半导体元件。
[0033]图29及图30是剖视示意图，例示沿着图28的剖线A
‑
A
’
及B
‑
B
’
的剖面。
[0034]图31是顶视示意图，例示本公开另一实施例的中间半导体元件。
[0035]图32是剖视示意图，例示沿着图31的剖线A
‑
A
’
的剖面。
[0036]图33是顶视示意图，例示本公开另一实施例的半导体元件。
[0037]图34是剖视示意图，例示沿着图33的剖线A
‑
A
’
的剖面。
[0038]其中，附图标记说明如下：
[0039]1A：半导体元件
[0040]1B：半导体元件
[0041]10：制备方法
[0042]100：导电层堆叠
[0043]110：下层
[0044]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种导电层堆叠，包括：一中介层，包括硅化钨并设置在一下层上；一填充层，包括钨并设置在该中介层上；其中该下层包括氮化钛且包括一柱状颗粒结构；其中该中介层的一厚度大于大约4.1nm。2.如权利要求1所述的导电层堆叠，其中该中介层的该厚度大于大约4.3nm。3.如权利要求1所述的导电层堆叠，其中该中介层的该厚度大于大约4.6nm。4.如权利要求1所述的导电层堆叠，其中该中介层的该厚度介于大约4.3nm到4.6nm之间。5.如权利要求1所述的导电层堆叠，其中该下层设置在一基底上。6.如权利要求1所述的导电层堆叠，其中该中介层包括一中介成核层以及一中介块状层，该中介成核层设置在该下层上，该中介块状层设置在该中介成核层上。7.如权利要求1所述的导电层堆叠，其中该填充层包括一填充成核层以及一填充块状层，该填充成核层设置在该中介层上，该填充块状层设置在填充成核层上。8.如权利要求1所述的导电层堆叠，其中该填充层的钨为α
‑
钨。9.如权利要求1所述的导电层堆叠，其中该填充层的钨的一颗粒尺寸大于30nm。10.如权利要求1所述的导电层堆叠，其中该填充层的钨的一颗粒尺寸大于80nm。11.一种半导体元件，包括：一基底；一栅极结构，设置在该基底上；一栅极接触点，包括：一栅极接触阻障层，设置在该栅极结构上并包括具有一柱状颗粒结构...

【专利技术属性】
技术研发人员：廖哲贤，许越，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：