碳化硅双沟道型功率器件及其制备方法技术

本发明专利技术涉及半导体制造领域，公开了一种碳化硅双沟道型功率器件及其制备方法。该方法包括：在N型碳化硅衬底的正面依次生长第一沟道层、中间接引电极层、第二沟道层以及欧姆接触层；在欧姆接触层上注入P型杂质，以形成杂质层；从欧姆接触层至第一沟道层刻蚀出栅极槽，并在栅极槽内形成栅电极；在欧姆接触层以及杂质层上，通过淀积隔离介质形成隔离栅电极与源电极的阻挡层；在阻挡层上刻蚀出用于连接金属引线的连接部，并通过淀积金属工艺以及光刻工艺，形成栅电极与源电极的接触层；在碳化硅衬底的背面淀积金属以形成金属层。通过上述方式，本发明专利技术能够降低光刻层数，节约成本且提升光刻精度，同时能够提升耐压，无需依靠终端来维持耐压。维持耐压。维持耐压。

【技术实现步骤摘要】
碳化硅双沟道型功率器件及其制备方法


[0001]本专利技术涉及半导体制造
，特别是涉及一种碳化硅双沟道型功率器件及其制备方法。

技术介绍

[0002]碳化硅器件因其优越的物理特性，广泛受到人们的关注和研究。碳化硅材料的高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
[0003]在半导体元件制程中，碳化硅MOS管(metal oxide semiconductor，金属
‑
氧化物
‑
半导体场效应晶体管)的各结形成通常采用多次光刻并注入的方式，再通过加热碳化硅的方式来激活杂质。这就增加工艺难度与成本，且多次光刻的对准精度受限，而且该方式还需要更大面积的终端来维持器件耐压。

技术实现思路

[0004]本专利技术提供一种碳化硅双沟道型功率器件及其制备方法，能够解决因光刻次数多，导致对准精度受限、终端面积浪费的问题。
[0005]为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种碳化硅双沟道型功率器件的制备方法，包括：
[0006]步骤S1：获取在N型碳化硅衬底并在所述N型碳化硅衬底的正面依次生长第一沟道层、中间接引电极层、第二沟道层以及欧姆接触层；
[0007]步骤S2：在所述欧姆接触层上，通过光刻工艺注入P型杂质，以形成位于所述欧姆接触层两端的杂质层；
[0008]步骤S3：在所述欧姆接触层上，通过光刻工艺从所述欧姆接触层至所述第一沟道层刻蚀出栅极槽，以使所述栅极槽的槽深至少超过所述第一沟道层所在位置，并在所述栅极槽内通过成长栅氧以及填充掺杂多晶硅以形成栅电极；
[0009]步骤S4：在所述欧姆接触层以及所述杂质层上，通过淀积隔离介质形成隔离所述栅电极与源电极的阻挡层；
[0010]步骤S5：在所述阻挡层上通过光刻工艺刻蚀出用于连接金属引线的连接部，并通过淀积金属工艺以及光刻工艺，形成栅电极与源电极的接触层；
[0011]步骤S6：通过蒸镀工艺在所述N型碳化硅衬底的背面淀积金属以形成金属层。
[0012]根据本专利技术的一个实施例，所述N型碳化硅衬底的掺杂浓度为2e15
‑
2e18cm
‑3。
[0013]根据本专利技术的一个实施例，所述在N型碳化硅衬底的正面依次生长第一沟道层、中间接引电极层、第二沟道层以及欧姆接触层还包括：
[0014]在所述N型碳化硅衬底的正面外延生长P型碳化硅，以形成所述第一沟道层，所述第一沟道层的P型碳化硅的掺杂浓度为1e16
‑
1e18cm
‑3，厚度为0.3
‑
1.5um；
[0015]在所述第一沟道层上外延生长N型碳化硅，以形成所述中间接引电极层，所述中间
接引电极层的N型碳化硅的掺杂浓度为1e15
‑
1e17cm
‑3，厚度为0.2
‑
0.8um；
[0016]在所述中间接引电极层上外延生长P型碳化硅，以形成所述第二沟道层，所述第二沟道层的P型碳化硅的掺杂浓度为1e16
‑
1e18cm
‑3，厚度为0.3
‑
1.5um；
[0017]在所述第二沟道层上外延生长N型碳化硅，以形成所述欧姆接触层，所述欧姆接触层的N型碳化硅的掺杂浓度为1e17
‑
1e18cm
‑3，厚度为0.2
‑
0.8um。
[0018]根据本专利技术的一个实施例，
[0019]所述第一沟道层的P型碳化硅的掺杂浓度为1e17cm
‑3，厚度为0.5um；
[0020]所述第二沟道层的P型碳化硅的掺杂浓度为1e17cm
‑3，厚度为0.5um；
[0021]所述中间接引电极层的N型碳化硅的掺杂浓度为1e16cm
‑3，厚度为0.3um；
[0022]所述欧姆接触层的N型碳化硅的掺杂浓度为1e18cm
‑3，厚度为0.3um。
[0023]根据本专利技术的一个实施例，所述在所述欧姆接触层上，通过光刻工艺注入P型杂质，以形成位于所述欧姆接触层两端的杂质层还包括：
[0024]在所述欧姆接触层上淀积光刻胶并放入烘箱中进行前烘；
[0025]将前烘后的材料放入光刻机中，经过曝光、显影，得到光刻图案并放入烘箱中进行后烘；
[0026]将后烘后的材料放入离子注入机中对所述欧姆接触层上未被所述光刻图案遮蔽的位置进行多次注入P型杂质，以形成位于所述欧姆接触层两端的杂质层。
[0027]根据本专利技术的一个实施例，所述在所述欧姆接触层上，通过光刻工艺从所述欧姆接触层至所述第一沟道层刻蚀出栅极槽，以使所述栅极槽的槽深至少超过所述第一沟道层所在位置，并在所述栅极槽内通过成长栅氧以及填充掺杂多晶硅以形成栅电极还包括：
[0028]在所述欧姆接触层上，通过光刻工艺从所述欧姆接触层至所述第一沟道层刻蚀出栅极槽，以使所述栅极槽的槽深超过所述第一沟道层所在位置0.5
‑
1.0um；
[0029]对所述栅极槽的底部进行填充，以形成氧化层，利用湿法刻蚀工艺去除多余的所述氧化层，再进入炉管生长栅氧，以形成所述栅氧层；
[0030]对所述栅极槽内除所述栅氧层外的区域填充掺杂多晶硅，通过研磨工艺研磨平整，以形成所述栅电极。
[0031]根据本专利技术的一个实施例，所述阻挡层的厚度为0.5
ꢀ‑
0.9um。
[0032]根据本专利技术的一个实施例，所述通过蒸镀工艺在所述N型碳化硅衬底的背面淀积以形成金属层还包括：
[0033]通过蒸镀工艺在所述碳化硅衬底的背面淀积金属钛，以形成第一金属层；
[0034]通过蒸镀工艺在所述第一金属层上淀积金属镍，以形成第二金属层；
[0035]通过蒸镀工艺在所述第二金属层上淀积金属银，以形成第三金属层。
[0036]为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种碳化硅双沟道型功率器件，采用所述的碳化硅双沟道型功率器件的制备方法制备得到。
[0037]根据本专利技术的一个实施例，所述碳化硅双沟道型功率器件包括：
[0038]N型碳化硅衬底；
[0039]依次设置于所述N型碳化硅衬底正面的第一沟道层、中间接引电极层、第二沟道层以及欧姆接触层；
[0040]形成于所述欧姆接触层两端的杂质层；
[0041]用于形成栅电极的栅极槽，所述栅极槽贯穿所述欧姆接触层至所述第一沟道层，所述栅极槽的槽深至少超过所述第一沟道层所在位置，所述栅极槽包括栅氧层以及填充层；
[0042]设置于所述欧姆接触层以及所述杂质层上的阻挡层，所述阻挡层用于隔离所述栅电极与源电极；
[0043]形成于所述阻挡层上的连接部；
[0044]设置于所述阻挡层上的接触层；以及
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅双沟道型功率器件的制备方法，其特征在于，包括：步骤S1：获取在N型碳化硅衬底并在所述N型碳化硅衬底的正面依次生长第一沟道层、中间接引电极层、第二沟道层以及欧姆接触层；步骤S2：在所述欧姆接触层上，通过光刻工艺注入P型杂质，以形成位于所述欧姆接触层两端的杂质层；步骤S3：在所述欧姆接触层上，通过光刻工艺从所述欧姆接触层至所述第一沟道层刻蚀出栅极槽，以使所述栅极槽的槽深至少超过所述第一沟道层所在位置，并在所述栅极槽内通过成长栅氧以及填充掺杂多晶硅以形成栅电极；步骤S4：在所述欧姆接触层以及所述杂质层上，通过淀积隔离介质形成隔离所述栅电极与源电极的阻挡层；步骤S5：在所述阻挡层上通过光刻工艺刻蚀出用于连接金属引线的连接部，并通过淀积金属工艺以及光刻工艺，形成栅电极与源电极的接触层；步骤S6：通过蒸镀工艺在所述N型碳化硅衬底的背面淀积金属以形成金属层。2.根据权利要求1所述的制备方法，其特征在于，所述N型碳化硅衬底的掺杂浓度为2e15
‑
2e18cm
‑3。3.根据权利要求1所述的制备方法，其特征在于，所述在N型碳化硅衬底的正面依次生长第一沟道层、中间接引电极层、第二沟道层以及欧姆接触层还包括：在所述N型碳化硅衬底的正面外延生长P型碳化硅，以形成所述第一沟道层，所述第一沟道层的P型碳化硅的掺杂浓度为1e16
‑
1e18cm
‑3，厚度为0.3
‑
1.5um；在所述第一沟道层上外延生长N型碳化硅，以形成所述中间接引电极层，所述中间接引电极层的N型碳化硅的掺杂浓度为1e15
‑
1e17cm
‑3，厚度为0.2
‑
0.8um；在所述中间接引电极层上外延生长P型碳化硅，以形成所述第二沟道层，所述第二沟道层的P型碳化硅的掺杂浓度为1e16
‑
1e18cm
‑3，厚度为0.3
‑
1.5um；在所述第二沟道层上外延生长N型碳化硅，以形成所述欧姆接触层，所述欧姆接触层的N型碳化硅的掺杂浓度为1e17
‑
1e18cm
‑3，厚度为0.2
‑
0.8um。4.根据权利要求3所述的制备方法，其特征在于，所述第一沟道层的P型碳化硅的掺杂浓度为1e17cm
‑3，厚度为0.5um；所述第二沟道层的P型碳化硅的掺杂浓度为1e17cm
‑3，厚度为0.5um；所述中间接引电极层的N型碳化硅的掺杂浓度为1e16cm
‑3，厚度为0.3um；所述欧姆接触层的N型碳化硅的掺杂浓度为1e18cm
‑3，厚度为0...

【专利技术属性】
技术研发人员：杜蕾，张学强，汪之涵，和巍巍，
申请(专利权)人：深圳基本半导体有限公司，
类型：发明
国别省市：