一种低失配Class-AB输出级偏置电路制造技术

本发明专利技术属于模拟集成电路技术领域，具体涉及一种适用于全差分电路中低失配且输出电流稳定的Class

【技术实现步骤摘要】
一种低失配Class
‑
AB输出级偏置电路


[0001]本专利技术属于模拟集成电路
，具体涉及一种适用于全差分电路中低失配且输出电流稳定的Class
‑
AB输出级偏置电路。

技术介绍

[0002]随着集成电路工艺特征尺寸的不断减小，电路的电源电压也在逐渐下降。对于一个运算放大器而言，其输出级既要求有足够大的动态范围，又要有较强的驱动能力。常见的输出级电路有Class
‑
A，Class
‑
B，Class
‑
AB(又称为推挽输出级)三种，其工作时输出的I
‑
V特性如图1所示，A类放大器的静态电流大于其变化时的峰值电流，在任何时刻都可以以极低的失真输出信号，但是其静态功耗过大，转换效率很低，因此很少使用；B类放大器静态电流为0，输出管被偏置在截至态的边缘，静态功耗极低，但是，由于输出电流仅在输入周期的一半时间内流经每个晶体管，因此输出波形不是输入波形的精确复制，输出信号会产生失真。这种失真发生在输入信号的每个零交叉点处，由于两个晶体管在它们之间切换为“ON”，从而产生通常称为“交越失真”的现象；AB类放大器则在电流消耗与失真之间达到最好的折中，其工作时的静态电流比峰值电流摆幅要小，在没有输入信号时两个晶体管被偏置为轻微导通，这种小的偏置设置可确保两个晶体管在输入波形的一小部分期间同时导通超过输入周期的50％，两个半波形之间的连接更加平滑，交越失真变得很小，因此Class
‑
AB输出级更为常见。
[0003]图2是本专利技术所应用的运算放大器电路模块示意图，该电路是一个三级全差分运算放大器，第一级为套筒式Cascode结构提供高增益，输出ON1与OP1到第二级，由于第一级输出共模在该模块中由独立的共模反馈电路确定，不影响之后的分析说明，故不再展示。图3为本专利技术所应用的全差分运算放大器第二级及输出级电路示意图，该电路采用推挽输出结构，采用Class
‑
AB输出级设计的运放可在较低的静态电流下实现大范围输出，推挽的输出方式使得其在大信号建立时的电流不受静态电流的限制，可以实现更好的压摆率。然而，由于Class
‑
AB的输出PMOS和NMOS都受前级信号的控制，相比传统结构输出级只有PMOS或NMOS被前级输入信号控制，其需要更为复杂的偏置，比较经典的方式为输出管栅极电压由嵌入在前级的一对PMOS与NMOS共同偏置，该结构也称为“浮动电流源”，在小信号下近似为短路。
[0004]传统的浮动电流源PMOS与NMOS的栅极偏置可以由一条串联着两个二极管连接型的晶体管偏置电路提供，如图4所示，偏置电流大小为Ib(该实例中为40uA)流经两个二极管连接型的晶体管后可以产生确定的Vgs压降，以偏置电路的两个晶体管为单元管，即可以确定的镜像比复制Ib得到输出级静态电流，但该偏置方法仍然存在问题：由于输出Vout被共模反馈电路CMFB限制在VCM(通常为1/2VDD)，则输出管的源漏电压与镜像管的源漏电压(同时也是其栅源电压)存在较大偏差，晶体管的沟道长度调制效应将会带来电流复制的失配，尤其是在较大的镜像比的情况下，该失配将进一步放大；同时，传统的偏置方法在Ib独立且固定时，提供的偏置电压将是固定的，不随电路的共模电压而变化，这也意味着如果在共模
电压发生改变的时候，沟道长度调制效应所带来的失配也将发生变化，这将带来更大的不确定性。

技术实现思路

[0005]针对以上传统Class
‑
AB输出级偏置电路的不足之处，本专利技术提出了一种低失配的偏置电路，可以实现输出级晶体管与偏置电路镜像管在工作时接近完全复制，克服了沟道长度调制效应带来的电流失配，同时在共模电压发生变化时偏置电路能够随之调整，使得输出级电流受共模电压变化的影响更低。
[0006]本专利技术的技术方案为：
[0007]一种低失配的Class
‑
AB输出级偏置电路，图5展示了Class
‑
AB输出级偏置电压产生电路，其特征在于，包括第一偏置电压产生电路和第二偏置电压产生电路；
[0008]所述第一偏置电压产生电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一电阻、第二电阻和第三电阻；其中，第一PMOS管的源极连接电源，其栅极和漏极互连；第一NMOS管的漏极接第一PMOS管的漏极，第一NMOS管的栅极接共模电压；第二PMOS管的源极接电源，其栅极和漏极互连；第二NMOS管的漏极接第二PMOS管的漏极，第二NMOS管的栅极接第五PMOS管的漏极；第三NMOS管的漏极接第一NMOS管的源极和第二NMOS管的源极，第三NMOS管的栅极接第一外部偏置电压；第四NMOS管的漏极接第三NMOS管的源极，第四NMOS管的栅极接第一外部偏置电压，第四NMOS管的源极通过第一电阻后接地；第三PMOS管的源极接电源，其栅极接第二PMOS管的漏极；第四PMOS管的源极接第三PMOS管的漏极，第四PMOS管的栅极和漏极互连；第五NMOS管的漏极接第四PMOS管的漏极，第五NMOS管的栅极接第一外部偏置电压；第六NMOS管的漏极接第五NMOS管的源极，第六NMOS管的栅极接第一外部偏置电压，第六NMOS管的源极通过第二电阻后接地；第五PMOS管的源极接电源，其栅极接第三PMOS管的漏极；第七NMOS管的漏极接第五PMOS管的漏极，第七NMOS管的栅极接第一外部偏置电压；第八NMOS管的漏极接第七NMOS管的源极，第八NMOS管的栅极接第一外部偏置电压，第八NMOS管的源极通过第三电阻后接地；第四PMOS管的漏极为第一偏置电压产生电路的输出端；
[0009]所述第二偏置电压产生电路包括第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管；其中，第八NMOS管的源极接地，其栅极和漏极互连；第六PMOS管的漏极接第八NMOS管的漏极，第六PMOS管的栅极接共模电压；第九NMOS管的源极接地，其栅极和漏极互连；第七PMOS管的漏极接第九NMOS管的漏极，第八PMOS管的栅极接第十二NMOS管的漏极；第八PMOS管的漏极接第六PMOS管的源极和第七PMOS管的源极，第八PMOS管的栅极接第二外部偏置电压；第九PMOS管的漏极接第八PMOS管的源极，第九PMOS管的栅极接第三外部偏置电压，第九PMOS管的源极连接电源；第十NMOS管的源极接地，其栅极接第九NMOS管的漏极；第十一NMOS管的源极接第十NMOS管的漏极，第十一NMOS管的栅极和漏极互连；第十PMOS管的漏极接第十一NMOS管的漏极，第十PMOS管的栅极接第二外部偏置电压；第十一PMOS管的漏极接第十PMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低失配Class
‑
AB输出级偏置电路，其特征在于，包括第一偏置电压产生电路和第二偏置电压产生电路；所述第一偏置电压产生电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一电阻、第二电阻和第三电阻；其中，第一PMOS管的源极连接电源，其栅极和漏极互连；第一NMOS管的漏极接第一PMOS管的漏极，第一NMOS管的栅极接共模电压；第二PMOS管的源极接电源，其栅极和漏极互连；第二NMOS管的漏极接第二PMOS管的漏极，第二NMOS管的栅极接第五PMOS管的漏极；第三NMOS管的漏极接第一NMOS管的源极和第二NMOS管的源极，第三NMOS管的栅极接第一外部偏置电压；第四NMOS管的漏极接第三NMOS管的源极，第四NMOS管的栅极接第一外部偏置电压，第四NMOS管的源极通过第一电阻后接地；第三PMOS管的源极接电源，其栅极接第二PMOS管的漏极；第四PMOS管的源极接第三PMOS管的漏极，第四PMOS管的栅极和漏极互连；第五NMOS管的漏极接第四PMOS管的漏极，第五NMOS管的栅极接第一外部偏置电压；第六NMOS管的漏极接第五NMOS管的源极，第六NMOS管的栅极接第一外部偏置电压，第六NMOS管的源极通过第二电阻后接地；第五PMOS管的源极接电源，其栅极接第三PMOS管的漏极；第七NMOS管的漏极接第五PMOS管的漏极，第七NMOS管的栅极接第一外部偏置电压；第八NMOS管的漏极接第七NMOS管的源极，第八NMOS管的栅极接第一外部偏置电压，第八NMOS管的源极通过第...

【专利技术属性】
技术研发人员：冯玮，唐鹤，陈素明，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：