半导体装置制造方法及图纸

提供一种半导体装置，所述半导体装置具备半导体基板，半导体基板具备：有源部；以及多个栅极沟槽部，其在半导体基板的上表面设置在有源部，并沿着延伸方向延伸，所述半导体装置还具备：栅极布线，其设置在有源部与半导体基板的端边之间；以及多个栅极多晶硅，其沿着端边相互分离地配置，并将多个栅极沟槽部分别连接到栅极布线。到栅极布线。到栅极布线。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置


[0001]本专利技术涉及半导体装置。

技术介绍

[0002]以往，已知在IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等半导体装置中，因在边缘终端区产生的空穴而引起绝缘损坏(例如，参照专利文献1)。另外，已知设置栅极多晶硅层作为栅极流道的结构(例如，参照专利文献2)。另外，已知有提高栅极布线的可靠性的技术(例如，参照专利文献3)。
[0003]专利文献1：日本特开2018
‑
206873号公报
[0004]专利文献2：国际公开第2016
‑
098409号公报
[0005]专利文献3：日本特开2017
‑
135245号公报

技术实现思路

[0006]技术问题
[0007]在IGBT装置等半导体装置中，优选抑制关断时的击穿。
[0008]技术方案
[0009]为了解决上述课题，在本专利技术的第一方式中，提供一种具备半导体基板的半导体装置。半导体基板可以具有有源部。半导体基板可以具有多个栅极沟槽部。栅极沟槽部可以在半导体基板的上表面设置在有源部。栅极沟槽部可以沿着延伸方向延伸。半导体装置可以具备栅极布线。栅极布线可以设置在有源部与半导体基板的端边之间。半导体装置可以具备多个栅极多晶硅。栅极多晶硅可以沿着端边彼此分离地配置。栅极多晶硅可以将多个栅极沟槽部分别与栅极布线连接。
[0010]多个栅极沟槽部中的至少一个栅极沟槽部可以与多个栅极多晶硅中的一个栅极多晶硅连接。
[0011]至少一个栅极沟槽部可以具有沿着延伸方向延伸的两个直线部分。至少一个栅极沟槽部可以具有将两个直线部分连接的前端部。包含两个直线部分的栅极沟槽部的与延伸方向垂直的排列方向上的宽度可以比与该栅极沟槽部连接的栅极多晶硅的排列方向上的宽度大。
[0012]至少一个栅极沟槽部可以具有沿着延伸方向延伸的一个直线部分。与延伸方向垂直的排列方向上的栅极沟槽部的宽度可以大于与该栅极沟槽部连接的栅极多晶硅的排列方向上的宽度。
[0013]栅极多晶硅可以沿着栅极布线延伸的方向离散地设置。
[0014]半导体基板可以具有与延伸方向垂直的两个第一端边。半导体基板可以具有与延伸方向平行的两个第二端边。栅极布线可以具有设置在第一端边与有源部之间的第一布线。栅极布线可以具有设置在第二端边与有源部之间的第二布线。栅极多晶硅可以设置在第一布线的下方。栅极多晶硅可以不设置在第二布线的下方。
[0015]栅极多晶硅可以在从栅极布线朝向栅极沟槽部的方向上具有长边。栅极多晶硅可以在延伸方向上具有长边。
[0016]栅极沟槽部的至少一部分可以延伸设置到栅极布线的下方为止。栅极多晶硅可以在深度方向上设置在栅极沟槽部与栅极布线之间。
[0017]至少两个栅极多晶硅的长边方向与延伸方向所成的角度可以不同。
[0018]栅极布线可以具有将第一布线与第二布线连接的曲线部分。与第一布线连接的栅极多晶硅的长边方向可以不同于与曲线部分连接的栅极多晶硅的长边方向。
[0019]栅极沟槽部的至少一部分可以延伸设置到栅极布线的曲线部分的下方为止。至少一个栅极多晶硅可以在深度方向上设置在栅极沟槽部与曲线部分之间。至少一个栅极多晶硅可以在从栅极布线的第一布线朝向栅极沟槽部的方向上具有长边。
[0020]应予说明，上述
技术实现思路
并未列举本专利技术的全部特征。另外，这些特征组的子组合也能够成为专利技术。
附图说明
[0021]图1是示出半导体装置100的一例的俯视图。
[0022]图2是示出图1中的区域D的比较例的图。
[0023]图3是示出图2中的g
‑
g截面的一例的图。
[0024]图4是示出图2中的a
‑
a截面的一例的图。
[0025]图5是示出图2中的b
‑
b截面的一例的图。
[0026]图6是示出图2中的c
‑
c截面的一例的图。
[0027]图7是示出图1中的区域D的实施例的一例的图。
[0028]图8是示出图7中的d
‑
d截面的一例的图。
[0029]图9是示出图7中的e
‑
e截面的一例的图。
[0030]图10是示出图7中的f
‑
f截面的一例的图。
[0031]图11是示出图1中的区域D的实施例的另一例的图。
[0032]图12是示出图11中的h
‑
h截面的一例的图。
[0033]图13是示出图1中的区域D的实施例的另一例的图。
[0034]图14是示出图1中的区域E的比较例的图。
[0035]图15是示出图1中的区域E的实施例的一例的图。
[0036]图16是示出图1中的区域E的实施例的另一例的图。
[0037]图17是示出图1中的区域E的实施例的另一例的图。
[0038]图18是示出边缘终端结构部90的一例的图。
[0039]图19是示出图1中的i
‑
i截面的一例的图。
[0040]符号说明
[0041]10
…
半导体基板、11
…
外周阱区、12
…
发射区、14
…
基区、15
…
接触区、18
…
漂移区、20
…
缓冲区、21
…
上表面、22
…
集电区、23
…
下表面、24
…
集电极、30
…
虚设沟槽部、32
…
虚设绝缘膜、34
…
虚设导电部、36
…
虚设多晶硅、38
…
层间绝缘膜、39
…
直线部分、40
…
栅极沟槽部、41
…
前端部、42
…
栅极绝缘膜、43
…
绝缘膜、44
…
栅极导电部、46
…
栅极多晶硅、47
…
多晶硅、52
…
发射电极、54
…
接触孔、56
…
接触孔、58
…
接触孔、60
…
台面部、70
…
晶体
管部、90
…
边缘终端结构部、92
…
保护环、94
…
氧化膜、96
…
场板、100
…
半导体装置、130
…
栅极布线、131
…
第一布线、132
…
第二布线、133
…
曲线部分、150
…
保护膜、160
…
有源部、1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，具备半导体基板，所述半导体基板具有：有源部；以及多个栅极沟槽部，其在所述半导体基板的上表面设置在所述有源部，并沿着延伸方向延伸，所述半导体装置还具备：栅极布线，其设置在所述有源部与所述半导体基板的端边之间；以及多个栅极多晶硅，其沿着所述端边相互分离地配置，并将所述多个栅极沟槽部分别连接到所述栅极布线。2.根据权利要求1所述的半导体装置，其特征在于，所述多个栅极沟槽部中的至少一个栅极沟槽部与所述多个栅极多晶硅中的一个栅极多晶硅连接。3.根据权利要求2所述的半导体装置，其特征在于，至少一个所述栅极沟槽部具有：两个直线部分，其沿着所述延伸方向延伸；以及前端部，其将所述两个直线部分连接，包含所述两个直线部分的所述栅极沟槽部的排列方向上的宽度比与该所述栅极沟槽部连接的所述栅极多晶硅的所述排列方向上的宽度大，所述排列方向与所述延伸方向垂直。4.根据权利要求2所述的半导体装置，其特征在于，至少一个所述栅极沟槽部具有沿着所述延伸方向延伸的一个直线部分，所述栅极沟槽部的与所述延伸方向垂直的排列方向上的宽度大于与该所述栅极沟槽部连接的所述栅极多晶硅的所述排列方向上的宽度。5.根据权利要求2至4中任一项所述的半导体装置，其特征在于，所述栅极多晶硅沿着所述栅极布线延伸的方向离散地设置。6.根据权利要求2至5中任一项所述的半导体装置，其特征在于，所述半导体基板具有：两个第一端边，其与所述延伸方向垂直；以及两个第二端边，其与所述延伸方向平行；所述栅极布线具有：第一布线，其设置在所述第一端边与所述有源部之间；以及第二布线，其设置在所述第二端边与所述有源部之间，所述栅极多晶硅设置在所述第一布线的下方，而不设置在所述第二布线的下方。7.根据权利要求2至6中任...

【专利技术属性】
技术研发人员：唐本祐树，三塚要，伊仓巧裕，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：