本发明专利技术公开了一种射频前端接口序列起始状态检测装置及方法，该装置包括：正接SSC检测电路、反接SSC检测电路，以及三根输入信号线和三根输出信号线，所述三根输入信号线包括信号线A、信号线B和复位信号线，所述三根输出信号线包括识别出的SCLK时钟输出信号线、识别出的SDATA数据输出信号线以及SSC检测指示信号线。本发明专利技术在主设备与射频前端设备连接的2根RFFE通信信号线(A和B)的功能事先并不明确情况下，能够自动识别出时钟线(SCLK)和数据线(SDATA)并完成序列起始状态(SSC)的检测。并完成序列起始状态(SSC)的检测。并完成序列起始状态(SSC)的检测。
【技术实现步骤摘要】
一种射频前端接口序列起始状态检测装置及方法
[0001]本专利技术涉及数字电路设计
，尤其涉及一种基于数字电路实现的具有时钟和数据信号自动识别功能的射频前端接口序列起始状态检测装置及方法。
技术介绍
[0002]为了提供一种通用的射频(Radio Frequency，简称为RF)前端设备控制方法，移动产业处理器接口联盟(Mobile Industry Processor Interface Alliance，简称为MIPI联盟)制定了射频前端控制接口(Radio Frequency Front
‑
End control interface，简称为RFFE)协议。MIPI联盟的RFFE协议具有如下特征：(1)仅由1根时钟线(SCLK)和1根数据线(SDATA)构成，减少了射频前端设备的布线互连需求；(2)控制流程精简，尽可能产生最小的电磁干扰(Electro
‑
Magnetic Interference)；(3)易于实现，可单独设计成芯片，也可与射频前端设备集成在一个芯片中，满足不同的市场需求。RFFE已广泛用于控制功率放大器、低噪声放大器、滤波器、开关、电源管理模块、天线调谐器、传感器等各种射频前端设备。
[0003]在RFFE协议中，定义了多个读写命令序列，实现主设备到各种射频前端设备的单字节、多字节读写操作。这些读写命令序列都有一个共同特点：以序列起始状态(Sequence Start Condition，简称为SSC)开头。SSC是一个特殊的状态：时钟线(SCLK)保持为0，数据线(SDATA)由0变成1，然后由1变为0。当射频前端设备检测到SSC时，表明一个新的读写命令序列由主设备发送到射频前端设备。因此，SSC是RFFE协议中一个重要的状态，射频前端设备需要不间断地、实时地检测时钟线(SCLK)和数据线(SDATA)，判断是否存在SSC。
[0004]现有技术通常通过检测“在时钟线(SCLK)保持为0时，数据线(SDATA)是否由0变成1再变成0”来判断是否存在SSC。在检测时，需要明确知道时钟线(SCLK)和数据线(SDATA)。在一些特殊应用场合，主设备与射频前端设备连接的2根信号线(称为A和B)的功能事先并不明确。在发送一批读写命令序列时，主设备将A信号线定义为时钟线(SCLK)、将B信号线定义为数据线(SDATA)；在发送另一批读写命令序列时，主设备将A信号线定义为数据线(SDATA)、将B信号线定义为时钟线(SCLK)。现有技术无法在时钟线(SCLK)和数据线(SDATA)不明确的情况下检测SSC。
技术实现思路
[0005]本专利技术的主要目的在于提供一种基于数字电路实现的具有时钟和数据信号自动识别功能的射频前端接口序列起始状态检测装置及方法，旨在实现在主设备与射频前端设备连接的两根RFFE通信信号线的功能事先并不明确的情况下，能自动识别出时钟线(SCLK)和数据线(SDATA)，并完成序列起始状态(SSC)的检测。
[0006]为实现上述目的，本专利技术提供一种射频前端接口序列起始状态检测装置，包括：正接SSC检测电路、反接SSC检测电路，以及三根输入信号线和三根输出信号线，所述三根输入信号线包括信号线A、信号线B和复位信号线，所述三根输出信号线包括识别出的SCLK时钟输出信号线、识别出的SDATA数据输出信号线以及SSC检测指示信号线；
[0007]其中，所述信号线A和信号线B在RFFE通信之前功能不明确，所述正接SSC检测电路和反接SSC检测电路的电路结构相同，所述信号线A接入所述正接SSC检测电路的SCLK时钟输入端口和所述反接SSC检测电路的SDATA数据输入端口，所述信号线B接入所述正接SSC检测电路的SDATA数据输入端口和所述反接SSC检测电路的SCLK时钟输入端口；
[0008]所述正接SSC检测电路和所述反接SSC检测电路产生的SCLK时钟输出信号、SDATA数据输出信号、SSC检测指示信号和LOCK锁定信号连接到SSC选择识别电路；
[0009]所述SSC选择识别电路用于根据所述正接SSC检测电路和所述反接SSC检测电路传递来的LOCK锁定信号产生GLOBAL_LOCK全局锁定信号，反馈回所述正接SSC检测电路和和所述反接SSC检测电路，并选择出正确识别的SCLK时钟信号和SDATA数据信号、产生SSC检测指示信号。
[0010]本专利技术的进一步技术方案是，所述正接SSC检测电路和所述反接SSC检测电路包括检测采样电路、检测复位电路和检测锁定电路；其中，
[0011]所述检测采样电路用于检测SSC，并产生SSC检测指示信号，所述检测采样电路包括寄存器SSC_H、寄存器SSC_L和寄存器SSC_L2；其中，
[0012]所述寄存器SSC_H在SDATA数据输入的上升沿，锁存SCLK时钟输入的反相值，所述寄存器SSC_L在SDATA数据输入的下降沿，锁存寄存器SSC_H的输出值，寄存器SSC_L2在SCLK时钟输入上升沿时，锁存SSC_L寄存器的输出值。
[0013]本专利技术的进一步技术方案是，所述检测锁定电路包括寄存器SSC_LOCK，所述检测复位电路用于复位所述寄存器SSC_H、寄存器SSC_L、寄存器SSC_L2和寄存器SSC_LOCK：
[0014]在SCLK时钟输入的上升沿时，将所述寄存器S SC_H值被复位为0，当所述寄存器SSC_L2的输出值变高后，经过一段延时链，将所述寄存器SSC_L复位为0。
[0015]本专利技术的进一步技术方案是，所述检测锁定电路用于产生LOCK锁定信号：
[0016]在所述检测采样电路产生SSC检测指示信号上升沿时，如果GLOBAL_LOCK全局锁定信号为0，所述寄存器SSC_LOCK输出值为1，即产生LOCK锁定信号，并持续为1，并在所述SSC选择识别电路中使GLOBAL_LOCK全局锁定信号变为1。
[0017]在所述检测采样电路产生SSC检测指示信号上升沿时，如果GLOBAL_LOCK全局锁定信号为1，此电路不用再锁定。
[0018]为实现上述目的，本专利技术还提出一种射频前端接口序列起始状态检测方法，所述方法应用于如上所述的射频前端接口序列起始状态检测装置，所述方法包括以下步骤：
[0019]在接收到主设备发送的读写命令序列时，所述正接SSC检测电路和所述反接SSC检测电路将产生的SCLK时钟输出信号、SDATA数据输出信号、SSC检测指示信号和LOCK锁定信号发送至到所述SSC选择识别电路；
[0020]所述SSC选择识别电路根据所述正接SSC检测电路和所述反接SSC检测电路传递来的LOCK锁定信号产生GLOBAL_LOCK全局锁定信号，反馈回所述正接SSC检测电路和和所述反接SSC检测电路，并选择出正确识别的SCLK时钟信号和SDATA数据信号、产生SSC检测指示信号。
[0021]本专利技术射频前端接口序列起始状态检测装置及方法的有益效果是：
[0022]本专利技术采用正接SSC本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种射频前端接口序列起始状态检测装置，其特征在于，包括：正接SSC检测电路、反接SSC检测电路，以及三根输入信号线和三根输出信号线，所述三根输入信号线包括信号线A、信号线B和复位信号线，所述三根输出信号线包括识别出的SCLK时钟输出信号线、识别出的SDATA数据输出信号线以及SSC检测指示信号线；其中，所述信号线A和信号线B在RFFE通信之前功能不明确，所述正接SSC检测电路和反接SSC检测电路的电路结构相同，所述信号线A接入所述正接SSC检测电路的SCLK时钟输入端口和所述反接SSC检测电路的SDATA数据输入端口，所述信号线B接入所述正接SSC检测电路的SDATA数据输入端口和所述反接SSC检测电路的SCLK时钟输入端口；所述正接SSC检测电路和所述反接SSC检测电路产生的SCLK时钟输出信号、SDATA数据输出信号、SSC检测指示信号和LOCK锁定信号连接到SSC选择识别电路；所述SSC选择识别电路用于根据所述正接SSC检测电路和所述反接SSC检测电路传递来的LOCK锁定信号产生GLOBAL_LOCK全局锁定信号，反馈回所述正接SSC检测电路和和所述反接SSC检测电路，并选择出正确识别的SCLK时钟信号和SDATA数据信号、产生SSC检测指示信号。2.根据权利要求1所述的射频前端接口序列起始状态检测装置，其特征在于，所述正接SSC检测电路和所述反接SSC检测电路包括检测采样电路、检测复位电路和检测锁定电路；其中，所述检测采样电路用于检测SSC，并产生SSC检测指示信号，所述检测采样电路包括寄存器SSC_H、寄存器SSC_L和寄存器SSC_L2；其中，所述寄存器SSC_H在SDATA数据输入的上升沿，锁存SCLK时钟输入的反相值，所述寄存器SSC_L在SDATA数据输入的下降沿，锁存寄存器SSC_H的输出值，寄存器SS...
【专利技术属性】
技术研发人员：周分，
申请(专利权)人：深圳市顽石微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。