采用正面后段（FS-BEOL）到背面后段（BS-BEOL）堆叠以进行三维（3D）裸片堆叠的集成电路（IC）封装和相关制造方法技术

集成电路(IC)封装件采用正面后段(FS

【技术实现步骤摘要】
【国外来华专利技术】采用正面后段(FS
‑
BEOL)到背面后段(BS
‑
BEOL)堆叠以进行三维(3D)裸片堆叠的集成电路(IC)封装和相关制造方法
[0001]优先权要求
[0002]本申请要求2020年11月20日提交的、题目为“INTEGRATED CIRCUIT(IC)PACKAGES EMPLOYING FRONT SIDE BACK
‑
END
‑
OF
‑
LINE(FS
‑
BEOL)TO BACK SIDE BACK
‑
END
‑
OF
‑
LINE(BS
‑
BEOL)STACKING FOR THREE
‑
DIMENSIONAL(3D)DIE STACKING,AND RELATED FABRICATION METHODS”的美国专利申请序列号17/100060的优先权，通过引用以其整体并入本文。


[0003]本公开的领域涉及包括裸片模块的集成电路(IC)封装件，裸片模块采用耦合到封装衬底的堆叠半导体裸片，封装衬底提供到半导体裸片的电接口。

技术介绍

[0004]集成电路(IC)是电子设备的基石。IC被封装在IC封装件中，IC封装件也被称为“半导体封装件”或“芯片封装件”。IC封装件包括作为(多个)IC的一个或多个半导体裸片，该一个或多个半导体裸片被安装在封装衬底上并且电耦合到封装衬底，以提供物理支撑和到(多个)半导体裸片的电接口。IC封装件还可以包括耦合到封装衬底的裸片模块中的三维(3D)堆叠半导体裸片。封装衬底可以是嵌入式迹线衬底(ETS)，例如，嵌入式迹线衬底(ETS)包括在一个或多个电介质层中的嵌入式电迹线，并且包括将电迹线耦合在一起以提供(多个)半导体裸片之间的电接口的垂直互连通路(过孔)。封装衬底也可以被形成为再分布层(RDL)。(多个)半导体裸片被安装到且电对接到在封装衬底的顶层中暴露的互连件，以将(多个)半导体裸片电耦合到封装衬底的电迹线。
[0005](多个)半导体裸片和封装衬底被包封在诸如成型化合物的封装材料中以形成IC封装件。IC封装件还可以包括球栅阵列(BGA)中的外部焊料凸块，该外部焊料凸块电耦合到在封装衬底的底层中暴露的互连件，以将该焊料凸块电耦合到封装衬底中的电迹线。焊料凸块为IC封装件中的(多个)半导体裸片提供外部电接口。当IC封装件被安装到印刷电路板(PCB)上时，焊料凸块电耦合到PCB上的金属接触件，以通过IC封装件中的封装衬底在PCB中的电迹线与IC芯片之间提供电接口。

技术实现思路

[0006]本文公开的方面包括集成电路(IC)封装件，其采用正面后段(FS
‑
BEOL)到背面后段(BS
‑
BEOL)堆叠，以用于三维(3D)裸片堆叠。还公开了相关的芯片封装件以及制造IC封装件的方法。IC封装件包括裸片模块，该裸片模块包括至少两个(2)三维(3D)堆叠的半导体裸片(也被个体地称为“IC裸片”或“裸片”)。FS
‑
BEOL金属化结构和BS
‑
BEOL金属化结构是包括一个或多个金属层的金属化结构，该金属层包括用于将电信号路由到半导体层以用于裸片互连的电互连件。FS
‑
BEOL是邻近IC裸片的半导体层的正面布置的金属化结构。BS
‑
BEOL是
邻近IC裸片的半导体层的背面布置的另一种金属化结构。IC裸片模块还耦合到金属化结构(例如，嵌入式轨道衬底(ETS)或再分布层(RDL))，该金属化结构可以为IC裸片提供外部电路由，以及提供IC裸片之间的内部裸片到裸片路由。可以穿过封装衬底形成电路由路径，以提供堆叠裸片之间的裸片到裸片互连。
[0007]为了便于为堆叠IC裸片之间的裸片到裸片互连提供主要和/或附加电路由路径，在示例性方面中，IC封装件的堆叠IC裸片中的第一裸片的BS
‑
BEOL金属化结构与堆叠IC裸片中的第二裸片的FS
‑
BEOL金属化结构相邻地堆叠。提供从第一裸片的BS
‑
BEOL金属化结构到第二裸片的FS
‑
BEOL金属化结构的、用于堆叠IC裸片之间的裸片到裸片互连的电路由路径。BS
‑
BEOL金属化结构通常比FS
‑
BEOL金属化结构薄。因此，与FS
‑
BEOL金属化结构相比，在BS
‑
BEOL金属化结构中形成电路由结构(例如，穿硅过孔(TSV))可以更可行。此外，从第一裸片的较薄BS
‑
BEOL金属化结构到第二裸片的电路由允许在第一IC裸片与第二IC裸片之间提供更短的电路由路径，以用于裸片到裸片互连。为裸片到裸片互连提供更短的电路由路径可以提供更低电阻和/或更低电容的裸片到裸片互连，以实现IC裸片中的半导体器件性能更快和/或性能兼容。
[0008]在另一个示例性方面，为了在IC封装件中提供附加的电路由灵活性，IC模块还可以包括中间金属化结构，中间金属化结构形成在第一裸片的BS
‑
BEOL金属化结构与第二裸片的FS
‑
BEOL金属化结构之间。例如，中间金属化结构可以包括一个或多个RDL。中间金属化结构有助于在第一裸片的BS
‑
BEOL金属化结构与第二IC裸片的FS
‑
BEOL金属化结构之间重新定位裸片到裸片互连，以实现更大的裸片到裸片电路由灵活性和裸片连接密度。中间金属化结构还可以有助于形成与堆叠IC裸片中的IC裸片相邻并且穿过中间金属化结构的附加电路由路径。例如，在IC封装件中可能存在与堆叠IC裸片中的IC裸片相邻的可用的空白或间隙空间，并且该空白或间隙空间可以支持附加的电路由结构，以在IC封装件中提供附加的电路由路径。这些附加的电路由结构可以通过中间金属化结构进行路由，以促进到堆叠裸片中的(多个)裸片的附加裸片互连。
[0009]在这点上，在一个示例性方面，提供了一种IC封装件。IC封装件包括第一IC裸片。第一IC裸片包括第一FS
‑
BEOL金属化结构。第一IC裸片还包括第一BS
‑
BEOL金属化结构。第一IC裸片还包括布置在第一FS
‑
BEOL金属化结构与第一BS
‑
BEOL金属化结构之间的第一半导体层。IC封装件还包括第二IC裸片。第二IC裸片包括与第一BS
‑
BEOL金属化结构相邻的第二FS
‑
BEOL金属化结构。第二IC裸片还包括第二BS
‑
BEOL金属化结构。第二IC裸片还包括布置在第二FS
‑
BEOL金属化结构与第二BS
‑
BEOL金属化结构之间的第二半导体层。
[0010]在另一个示例性方面，提供了一种制造IC封装件的方法。方法包括形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)封装件，包括：第一IC裸片，包括：第一正面(FS)
‑
后段(BEOL)(FS
‑
BEOL)金属化结构；第一背面(BS)
‑
BEOL(BS
‑
BEOL)金属化结构；以及第一半导体层，被布置在所述第一FS
‑
BEOL金属化结构与所述第一BS
‑
BEOL金属化结构之间；以及第二IC裸片，包括：第二FS
‑
BEOL金属化结构，与所述第一BS
‑
BEOL金属化结构相邻；第二BS
‑
BEOL金属化结构；以及第二半导体层，被布置在所述第二FS
‑
BEOL金属化结构与所述第二BS
‑
BEOL金属化结构之间。2.根据权利要求1所述的IC封装件，还包括IC封装件；所述第一IC裸片的所述第一FS
‑
BEOL金属化结构与封装衬底相邻。3.根据权利要求1所述的IC封装件，其中所述第二IC裸片在垂直方向上被布置在所述第一IC裸片上方。4.根据权利要求1所述的IC封装件，其中：所述第一IC裸片的所述第一BS
‑
BEOL金属化结构包括第一金属互连层，所述第一金属互连层包括电耦合到所述第一半导体层的一个或多个第一裸片互连件；所述第二IC裸片的所述第二FS
‑
BEOL金属化结构包括第二金属互连层，所述第二金属互连层包括电耦合到所述第二半导体层的一个或多个第二裸片互连件；并且一个或多个第一裸片互连件中的至少一个第一裸片互连件耦合到所述一个或多个第二裸片互连件中的至少一个第二裸片互连件。5.根据权利要求4所述的IC封装件，其中所述第一IC裸片的所述第一FS
‑
BEOL金属化结构包括第三金属互连层，所述第三金属互连层包括电耦合到所述第一半导体层的一个或多个第三裸片互连件。6.根据权利要求5所述的IC封装件，还包括：封装衬底，包括一个或多个衬底互连件；所述第一IC裸片的所述第一FS
‑
BEOL金属化结构与所述封装衬底相邻；所述一个或多个衬底互连件当中的至少一个衬底互连件电耦合到所述一个或多个第一裸片互连件当中的至少一个第一裸片互连件；并且所述IC封装件还包括电耦合到所述一个或多个衬底互连件的一个或多个导电凸块。7.根据权利要求1所述的IC封装件，其中所述第一IC裸片的所述第一FS
‑
BEOL金属化结构包括第三金属互连层，所述第三金属互连层包括电耦合到所述第一半导体层的一个或多个第三裸片互连件。8.根据权利要求4所述的IC封装件，其中：所述第一IC裸片的所述第一BS
‑
BEOL金属化结构还包括：电耦合到所述一个或多个第一裸片互连件和所述第一半导体层的一个或多个第一垂直互连通路(过孔)；并且所述第二IC裸片的所述第二FS
‑
BEOL金属化结构还包括：电耦合到所述一个或多个第二裸片互连件和所述第二半导体层的一个或多个第二过孔。
9.根据权利要求1所述的IC封装件，还包括被布置在所述第一IC裸片的所述第一BS
‑
BEOL金属化结构与所述第二IC裸片的所述第二FS
‑
BEOL金属化结构之间的中间金属化结构。10.根据权利要求9所述的IC封装件，其中：所述第一IC裸片的所述第一BS
‑
BEOL金属化结构包括第一金属互连层，所述第一金属互连层包括电耦合到所述第一半导体层的一个或多个第一裸片互连件；所述第二IC裸片的所述第二FS
‑
BEOL金属化结构包括第二金属互连层，所述第二金属互连层包括电耦合到所述第二半导体层的一个或多个第二裸片互连件；所述中间金属化结构包括至少一个中间金属互连层，所述至少一个中间金属互连层包括一个或多个中间互连件；所述一个或多个第一裸片互连件中的至少一个第一裸片互连件耦合到所述一个或多个中间互连件中的至少一个中间互连件；并且所述一个或多个第二裸片互连件中的至少一个第二裸片互连件耦合到所述一个或多个中间互连件中的至少一个中间互连件，以将所述一个或多个第一裸片互连件中的所述至少一个第一裸片互连件电耦合到所述一个或多个第二裸片互连件中的所述至少一个第二裸片互连件。11.根据权利要求10所述的IC封装件，其中所述第一IC裸片的所述第一FS
‑
BEOL金属化结构包括第三金属互连层，所述第三金属互连层包括电耦合到所述第一半导体层的一个或多个第三裸片互连件。12.根据权利要求9所述的IC封装件，还包括：第三IC裸片，包括：第三FS
‑
BEOL金属化结构，与所述第一BS
‑
BEOL金属化结构相邻；第三BS
‑
BEOL金属化结构；以及第三半导体层，被布置在所述第三FS
‑
BEOL金属化结构与所述第三BS
‑
BEOL金属化结构之间；所述第三IC裸片在横向方向上与所述第二IC裸片相邻地布置，并且与所述第二IC裸片分开间隙距离，以在所述第二IC裸片与所述第三IC裸片之间形成空隙区域；并且所述中间金属化结构包括至少一个中间金属化层，所述至少一个中...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：