基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法技术

本发明专利技术公开一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，属于功率开关器件领域。首先提供硅晶圆材料，通过P

【技术实现步骤摘要】
基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法


[0001]本专利技术涉及功率开关器件
，特别涉及一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法。

技术介绍

[0002]VDMOS(Vertical Diffused Metal
–
Oxide Semiconductor field effect transistor，纵向扩散金属氧化物场效应管)具有功耗低、开关速度快、驱动能力强、负温度系数等优点，被广泛应用于卫星电子系统的电源模块。在空间电离辐射环境下，对VDMOS器件产生的辐射效应主要包括SEB(Single Event Burnout，单粒子烧毁)、SEGR(Single Event Gate Rupture，单粒子栅击穿)和总剂量(Total dose)效应等。相比于常规的VDMOS器件结构，抗辐射VDMOS器件结构需要特殊加固设计。
[0003]单粒子烧毁是由于带电粒子入射到VDMOS器件内部时，在其入射轨迹上产生大量电子
‑
空穴对，在外加电压的作用下，电子向漏极移动，空穴向源极移动，在高密度电流和大电压同时存在的区域，硅晶格温度急剧升高导致的器件烧毁现象。
[0004]单粒子入射到VDMOS器件内部时，加在功率芯片背面的漏极高压经由入射径迹上的高密度电荷耦合到器件表面。VDMOS的多晶互连线条宽一般为50～100μm，位于元胞之间的场区上方，多晶互连线中点距离最近的接地孔大于30μm。假设单粒子从场区多晶互连线中点入射到VDMOS器件内部，则入射轨迹上的电荷到达接地孔的距离大于30μm。入射点与接地孔之间的间距越大，漏极高压耦合到硅表面的表面电压越大，辐照电流产生的热功耗也越大，越容易发生单粒子烧毁。

技术实现思路

[0005]本专利技术的目的在于提供一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，以提升中高压抗辐射VDMOS产品的单粒子烧毁和单粒子栅击穿能力。
[0006]为解决上述技术问题，本专利技术提供了一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，包括：
[0007]提供硅晶圆材料，通过P
+
注入形成P
+
低阻；
[0008]在P
+
低阻表面制作多晶和多晶硅化物，并减小多晶硅化物的互连线条宽；
[0009]制作接触孔和硅孔结构；
[0010]在形成硅孔之后实施P
++
注入，最后制作金属结构。
[0011]在一种实施方式中，提供硅晶圆材料，通过P
+
注入形成P
+
低阻包括：
[0012]在硅晶圆材料上涂胶并曝光出图形窗口，在多晶互连线位置的硅中注入硼离子，形成P
+
低阻，其中注入能量为50～100keV，注入剂量为3
×
10
15
～6
×
10
15
cm
‑2，推结条件为1100℃、60分钟；
[0013]推结后形成P
+
低阻的体浓度为1
×
10
19
～1
×
10
20
cm
‑3，P
+
低阻的电阻率为1～10mohm
·
cm。
[0014]在一种实施方式中，在P
+
低阻表面制作多晶和多晶硅化物，并减小多晶硅化物的互连线条宽包括：
[0015]P
+
注入后，热氧化生长厚度为80～120nm的栅氧，再淀积厚度为500～1000nm的多晶，注入磷剂量为3
×
10
15
～8
×
10
15
cm
‑2，850～900℃退火30～60分钟；
[0016]淀积厚度为30～100nm的Ti，RTP退火温度为800～900℃、时间为30～90秒形成多晶硅化物TiSi2；
[0017]在硅晶圆上涂胶并曝光出图形窗口，刻蚀多晶硅化物TiSi2和多晶，形成多晶硅化物的MOS栅极和互连线。
[0018]在一种实施方式中，制作接触孔和硅孔结构包括：
[0019]淀积厚度为500～1000nm的SiO2，覆盖多晶和多晶硅化物；
[0020]在硅晶圆上涂胶并曝光出图形窗口，刻蚀SiO2；
[0021]找到Si/SiO2终点后，定时刻蚀Si，Si的刻蚀量为200～500nm，即形成硅孔的深度为200～500nm。
[0022]在一种实施方式中，在形成硅孔之后实施P
++
注入，最后制作金属结构包括：
[0023]在硅晶圆上涂胶并曝光出图形窗口，注入硼离子，注入能量为30～60keV，注入剂量为3
×
10
15
～6
×
10
15
cm
‑2，退火条件为RTP温度800～900℃、时间为30～90秒；
[0024]退火后P
++
接触的表面浓度为1
×
10
20
～5
×
10
20
cm
‑3，实现金属与硅之间的低阻欧姆接触；
[0025]在硅晶圆上涂胶并曝光出图形窗口，淀积厚度为3～6μm的铝；涂胶并曝光出图形窗口，完成铝腐蚀，形成栅、源金属电极；在硅晶圆的背面淀积金属TiNiAg，其中Ag的厚度为1～2μm。
[0026]在一种实施方式中，所述n
‑
外延层的厚度和掺杂浓度根据器件设计的电压值进行选择；
[0027]n+硅衬底为低阻，掺杂浓度大于1.5
×
10
19
cm
‑3，
[0028]n缓冲层的掺杂浓度分布为等比分布，n缓冲层底部的掺杂浓度为1
×
10
17
～1
×
10
18
cm
‑3，n缓冲层顶部的掺杂浓度为n
‑
外延层掺杂浓度的3～10倍，n缓冲层的厚度为n
‑
外延层的0.5～3倍。
[0029]在一种实施方式中，所述硅晶圆包括由下往上依次堆叠的n+硅衬底、n缓冲层和n
‑
外延层；
[0030]n+硅衬底为低阻，电阻率为0.002～0.004Ω
·
cm；
[0031]n
‑
外延层的电阻率为5～15Ω
·
cm，n
‑
外延层的厚度为20～60μm；
[0032]n缓冲层的电阻率从底部向顶部按照等比增加，n缓冲层底部的电阻率为0.05～0.15Ω
·
cm，n缓冲层顶部的电阻率为0.5～1.5Ω
·
cm，n缓冲层的厚度为2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，其特征在于，包括：提供硅晶圆材料，通过P
+
注入形成P
+
低阻；在P
+
低阻表面制作多晶和多晶硅化物，减小多晶硅化物的互连线条宽；制作接触孔和硅孔结构；在形成硅孔之后实施P
++
注入，最后制作金属结构。2.如权利要求1所述的基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，其特征在于，提供硅晶圆材料，通过P
+
注入形成P
+
低阻包括：在硅晶圆材料上涂胶并曝光出图形窗口，在多晶互连线位置的硅中注入硼离子，形成P
+
低阻，其中注入能量为50～100keV，注入剂量为3
×
10
15
～6
×
10
15
cm
‑2，推结条件为1100℃、60分钟；推结后形成P
+
低阻的体浓度为1
×
10
19
～1
×
10
20
cm
‑3，P
+
低阻的电阻率为1～10mohm
·
cm。3.如权利要求2所述的基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，其特征在于，在P
+
低阻表面制作多晶和多晶硅化物，减小多晶硅化物的互连线条宽包括：P
+
注入后，热氧化生长厚度为80～120nm的栅氧，再淀积厚度为500～1000nm的多晶，注入磷剂量为3
×
10
15
～8
×
10
15
cm
‑2，850～900℃退火30～60分钟；淀积厚度为30～100nm的Ti，RTP退火温度为800～900℃、时间为30～90秒形成多晶硅化物TiSi2；在硅晶圆上涂胶并曝光出图形窗口，刻蚀多晶硅化物TiSi2和多晶，形成多晶硅化物的MOS栅极和互连线。4.如权利要求3所述的基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，其特征在于，制作接触孔和硅孔结构包括：淀积厚度为500～1000nm的SiO2，覆盖多晶和多晶硅化物；在硅晶圆上涂胶并曝光出图形窗口，刻蚀SiO2；找到Si/SiO2终点后，定时刻蚀Si，Si的刻蚀量为200～500nm，即形成硅孔的...

【专利技术属性】
技术研发人员：徐政，吴素贞，洪根深，谢儒彬，张庆东，徐海铭，廖远宝，唐新宇，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：