一种宽沟槽终止区的肖特基芯片制造技术

一种宽沟槽终止区的肖特基芯片，属于半导体技术领域。包括衬底（9）以及外延层（8），在外延层（8）表面开设有有源区沟槽（7）以及耐压环沟槽（6），在肖特基界面（2）表面设置有阳极金属层（4），在衬底（9）底面设置有阴极金属层（10），其特征在于：耐压环沟槽（6）的宽度大于有源区沟槽（7）的宽度，在耐压环沟槽（6）中心表面仅设置有氧化层（11），切割线（1）位于耐压环沟槽（6）中心的氧化层（11）处。在本宽沟槽终止区的肖特基芯片中，在耐压环沟槽中心表面仅设置有氧化层，切割线位于耐压环沟槽中心的氧化层处，因此在保证了耐压性能的前提下，降低了芯片结构以及工艺的复杂性。以及工艺的复杂性。以及工艺的复杂性。

【技术实现步骤摘要】
一种宽沟槽终止区的肖特基芯片


[0001]一种宽沟槽终止区的肖特基芯片，属于半导体


技术介绍

[0002]沟槽式MOS势垒肖特基芯片（Trench MOS
‑
Barrier SBD，简称TMBS），是在传统的肖特基势垒二极管（Schottky Barrier Diode，简称SBD）的基础上提出的一种新型肖特基二极管，主要优势是其将平面肖特基器件表面的最大电场转移到沟道底部的外延内部的能力。这样就可以抑制势垒下降效应，降低给定肖特基势垒的反向泄漏，这意味着可以利用比平面肖特基整流器更低的电阻率和更低的势垒外延，实现正向电压和开关增益。
[0003]现有沟槽式MOS势垒肖特基芯片结构如图8所示，包括衬底9，在衬底9的上方为外延层8，在外延层8的表面间隔设置有若干有源区沟槽7，在有源区沟槽7的外侧为耐压环沟槽6，在有源区沟槽7内侧壁形成氧化层11，在内部由多晶硅3进行填充，形成有源区；在耐压环沟槽6内同时形成氧化层11，并填充多晶硅3，在芯片的边缘处形成多个耐压环。
[0004]现有技术的沟槽式MOS势垒肖特基芯片在产品以及工艺上存在有如下缺陷：（1）在传统沟槽式MOS势垒肖特基芯片的边缘处需要设置较宽的一个或多个耐压环，由于耐压环内需要填充多晶硅，因此在耐压环处容易因电场强度问题而出现耐压性能下降的问题。（2）为实现上述结构的沟槽式MOS势垒肖特基芯片，在工艺上需要进行三次光刻步骤：1）在外延层8上进行氧化处理并进行第一道光刻，刻蚀出有源区沟槽7和耐压环沟槽6，并进行氧化处理在沟槽壁形成氧化层11，然后进行多晶硅3沉积并将外延层8上表面的多晶硅3和氧化层11蚀刻去除。2）在芯片上表面进行绝缘氧化层12沉积并进行第二道光刻开接触孔，经溅射肖特基界面金属、退火等工艺形成肖特基界面2；3）在芯片上表面溅射接触金属并进行第三道光刻形成阳极金属层4，因此其工艺较为复杂。
[0005]申请号为201820842476 .3，申请日为2018年6月1日，专利名称为“一种沟槽式MOS势垒肖特基二极管”的中国技术专利公开了一种技术方案，在该技术方案中，在二极管芯片的边缘处通过设置宽度较宽的耐压环沟槽，同时相邻两个二极管芯片的切位置位于耐压环沟槽的中部，相比较现有技术提高了芯片的耐压性能。但是在该技术方案中，在耐压环沟槽内填充有多晶硅，由于多晶硅为导体，因此在该技术方案中为了实现提高芯片耐压性能的技术效果，需要在切割面以及切割面的上下边缘处设置钝化层，因此同样增加了工艺的复杂性。

技术实现思路

[0006]本技术要解决的技术问题是：克服现有技术的不足，提供一种宽沟槽终止区的肖特基芯片，在耐压环沟槽中心表面仅设置有氧化层，切割线位于耐压环沟槽中心的氧化层处，因此在保证了耐压性能的前提下，降低了芯片结构以及工艺的复杂性。
[0007]本技术解决其技术问题所采用的技术方案是：该宽沟槽终止区的肖特基芯片，包括衬底以及衬底上方的外延层，在外延层表面开设有若干有源区沟槽以及位于有源
区沟槽外圈的耐压环沟槽，在外延层表面设置有肖特基界面，在肖特基界面表面设置有阳极金属层，在衬底底面设置有阴极金属层，其特征在于：耐压环沟槽的宽度大于有源区沟槽的宽度，在耐压环沟槽中心表面仅设置有氧化层，切割线位于耐压环沟槽中心的氧化层处。
[0008]优选的，在有源区沟槽内填充有多晶硅。
[0009]优选的，仅在耐压环沟槽内壁边缘处残留有多晶硅。
[0010]优选的，阳极金属层覆盖在多晶硅以及肖特基界面的表面。
[0011]与现有技术相比，本技术所具有的有益效果是：
[0012]在本宽沟槽终止区的肖特基芯片中，在耐压环沟槽中心表面仅设置有氧化层，切割线位于耐压环沟槽中心的氧化层处，因此在保证了耐压性能的前提下，降低了芯片结构以及工艺的复杂性。
[0013]在本宽沟槽终止区的肖特基芯片中，相邻的两个肖特基芯片共用一个耐压环沟槽，并且仅在耐压环沟槽的边缘处存留有多晶硅，自耐压环沟槽中心的氧化层处进行切割，因此在保证了芯片耐压性能的前提下，省略了现有技术中在耐压环沟槽中部设置切割线时，需要在切割处设置的钝化层。
[0014]基于本宽沟槽终止区的肖特基芯片的结构，在制造流程中，由于耐压环沟槽的底部的氧化层低于外延层表面氧化层，因此在通过机械研磨抛光去除外延层上表面的氧化层时，可以保留保留耐压环沟槽底部的氧化层。肖特基芯片划片切割位置为耐压环沟槽的中部，在完成划片之后，在耐压环沟槽的边缘处通过氧化层实现绝缘，保证了肖特基芯片的耐压性能。从而省去原有工艺在原有绝缘氧化层沉积后进行第二道光刻开接触孔的步骤，使芯片流片工艺采用两道光刻即可完成芯片制作。
附图说明
[0015]图1为宽沟槽终止区的肖特基芯片结构示意图。
[0016]图2~7为宽沟槽终止区的肖特基芯片制造流程示意图。
[0017]图8为现有技术沟槽MOS势垒肖特基芯片结构示意图。
[0018]其中：1、切割线
ꢀꢀ
2、肖特基界面
ꢀꢀ
3、多晶硅
ꢀꢀ
4、阳极金属层
ꢀꢀ
5、终止区
ꢀꢀ
6、耐压环沟槽
ꢀꢀ
7、有源区沟槽
ꢀꢀ
8、外延层 9、衬底
ꢀꢀ
10、阴极金属层
ꢀꢀ
11、氧化层
ꢀꢀ
12、绝缘氧化层。
具体实施方式
[0019]图1~8是本技术的最佳实施例，下面结合附图1~8对本技术做进一步说明。
[0020]如图1所示，一种宽沟槽终止区的肖特基芯片（以下简称肖特基芯片），包括衬底9，在衬底9的表面设置有外延层8，在外延层8表面设置有有源区和终止区5，终止区5位于外延层8的边缘处，在有源区内设置有若干有源区沟槽7，在终止区5设置有耐压环沟槽6。
[0021]在有源区沟槽7的内壁上同样设置有氧化层11，在有源区沟槽7内填充有多晶硅3。在耐压环沟槽6的内壁上同样设置有氧化层11，而仅在耐压环沟槽6内壁的边缘处存留有多晶硅3。自耐压环沟槽6中部的切割线1处进行芯片切割，相邻两个肖特基芯片共用边缘处的同一个耐压环沟槽6。
[0022]在外延层8的表面设置有肖特基界面2，肖特基界面2位于有源区沟槽7之间，以及有源区沟槽7与耐压环沟槽6之间的区域。还设置有阳极金属层4和阴极金属层10，其中阳极金属层4覆盖在多晶硅3以及肖特基界面2的表面，用于引出本肖特基芯片的阳极，阴极金属层10覆盖在衬底9的底面，用于引出本肖特基芯片的阴极。
[0023]因此在本肖特基芯片中，相邻的两个肖特基芯片共用一个耐压环沟槽6，并且仅在耐压环沟槽6的边缘处存留有多晶硅3，自耐压环沟槽6中心的氧化层11处进行切割，因此在保证了芯片耐压性能的前提下，省略了现有技术中在耐压环沟槽6中部设置切割线1时，需要在切割处设置的钝化层，同时降低了工艺的复杂程度。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宽沟槽终止区的肖特基芯片，包括衬底（9）以及衬底（9）上方的外延层（8），在外延层（8）表面开设有若干有源区沟槽（7）以及位于有源区沟槽（7）外圈的耐压环沟槽（6），在外延层（8）表面设置有肖特基界面（2），在肖特基界面（2）表面设置有阳极金属层（4），在衬底（9）底面设置有阴极金属层（10），其特征在于：耐压环沟槽（6）的宽度大于有源区沟槽（7）的宽度，在耐压环沟槽（6）中心表面仅设置有氧化层（11）...

【专利技术属性】
技术研发人员：薛涛，关仕汉，迟晓丽，
申请(专利权)人：淄博汉林半导体有限公司，
类型：新型
国别省市：