一种多处理器系统、主板及电子设备技术方案

本实用新型专利技术提供了一种多处理器系统、主板及电子设备，包括至少两个处理器，每个所述处理器包括PCIE接口和主从扩展接口；至少两个所述处理器之间通过所述PCIE接口电连接，且通过所述主从扩展接口电连接；其中，所述处理器集成有非透明桥的功能，主从扩展接口用于在至少两个处理器所形成的主从设备之间传输低速率小体积的数据信息；至少两个所述处理器中任一所述处理器的PCIE接口配置为RC模式，与该处理器连接的另一处理器的PCIE接口配置为EP模式。本实用新型专利技术既可以降低传统扩展连接方式导致的复杂度高和成本高，还可以利用不同类型的接口满足多处理器系统中不同类型数据的传输要求。求。求。

【技术实现步骤摘要】
一种多处理器系统、主板及电子设备


[0001]本技术涉及处理器扩展
，特别是涉及一种多处理器系统、主板及电子设备。

技术介绍

[0002]随着CPU(Central Processing Unit，中央处理器)所连接的外部设备的增多，接口速率的提高，数据吞吐量的需求不断增大，人们对于CPU的性能要求也更高。在面对更为复杂的应用场景时，便可以将多个处理器连接，使得多个处理器协同工作以满足工作要求。由于PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)作为一种高速总线，因此可用于实现多处理器的连接扩展。
[0003]然而，当通过PCIE接口所连接的外设设备较多时，多数PCIE接口被占用，多处理器的连接扩展便受到制约。

技术实现思路

[0004]鉴于上述问题，提出了克服上述问题或者至少部分地解决上述问题的一种多处理器系统、主板及电子设备，以解决当通过PCIE接口所连接的外设设备较多时，多数PCIE接口被占用，多处理器的连接扩展便受到制约的问题。
[0005]为了解决上述问题，第一方面，本技术公开了一种多处理器系统，所述多处理器系统包括至少两个处理器，每个所述处理器包括PCIE接口和主从扩展接口；
[0006]至少两个所述处理器之间通过所述PCIE接口电连接，且通过所述主从扩展接口电连接；其中，所述处理器集成有非透明桥的功能，所述主从扩展接口用于在至少两个所述处理器所形成的主从设备之间传输低速率的数据信息；/>[0007]至少两个所述处理器中任一所述处理器的PCIE接口配置为RC模式，与该处理器连接的另一处理器的PCIE接口配置为EP模式。
[0008]可选地，所述主从扩展接口包括USB接口和/或I2C接口。
[0009]可选地，所述处理器集成有OTG控制器；
[0010]当至少两个所述处理器之间通过所述PCIE接口以及所述USB接口电连接时，所述OTG控制器配置所述USB接口一端的处理器为主设备，配置所述USB接口另一端的处理器为从设备。
[0011]可选地，所述处理器集成有I2C控制器；
[0012]当至少两个所述处理器之间通过所述PCIE接口以及所述I2C接口电连接时，所述I2C控制器配置所述I2C接口以从模式运行。
[0013]可选地，所述多处理器系统包括链式多处理器结构或环式多处理器结构。
[0014]可选地，所述链式多处理器结构包括：主处理器和一个从处理器；
[0015]所述主处理器的PCIE接口配置为RC模式，与所述主处理器连接的所述从处理器的PCIE接口配置为EP模式。
[0016]可选地，所述链式多处理器结构包括：主处理器和多个从处理器；
[0017]所述主处理器的PCIE接口配置为RC模式，与所述主处理器连接的所述从处理器的PCIE接口配置为EP模式；
[0018]多个所述从处理器之间互相连接的一个PCIE接口配置为RC模式，另一个PCIE接口配置为EP模式。
[0019]可选地，所述主处理器为包括一个PCIE接口的任意处理器，所述从处理器为包括两个PCIE接口的处理器。
[0020]可选地，所述环式多处理器结构包括：至少两个平行处理器，每个所述平行处理器均包括两个PCIE接口；
[0021]每个所述平行处理器的两个PCIE接口中，一个PCIE接口配置为RC模式，另一个PCIE接口配置为EP模式；
[0022]相邻两个所述平行处理器通过RC模式的PCIE接口与EP模式的PCIE接口连接形成所述环式多处理器结构。
[0023]第二方面，本技术公开了一种主板，所述主板包括如前述第一方面所述的多处理器系统。
[0024]第三方面，本技术公开了一种电子设备，所述电子设备包括如前述第一方面所述的多处理器系统。
[0025]本技术实施例包括以下优点：
[0026]本技术中提供的多处理器系统，一方面，将集成有非透明桥功能的处理器通过PCIE接口直连，另一方面，还通过主从扩展接口进行连接，既可以降低传统扩展连接方式导致的复杂度高和成本高，还可以利用不同类型的接口满足多处理器系统中不同类型数据的传输要求。
附图说明
[0027]图1是本技术的第一种多处理器系统的示意图；
[0028]图2是本技术的第二种多处理器系统的示意图；
[0029]图3是本技术的第三种多处理器系统的示意图。
具体实施方式
[0030]为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。
[0031]参照图1，本技术公开了一种多处理器系统，所述多处理器系统包括至少两个处理器10，每个所述处理器10包括PCIE接口101和主从扩展接口102；
[0032]至少两个所述处理器10之间通过所述PCIE接口101电连接，且通过所述主从扩展接口102电连接；其中，所述处理器10集成有非透明桥的功能，所述主从扩展接口102用于在至少两个所述处理器10所形成的主从设备之间传输低速率小体积(即占用存储空间小)的数据信息；
[0033]至少两个所述处理器10中任一所述处理器10的PCIE接口配置为RC模式，与该处理器10连接的另一处理器10的PCIE接口配置为EP模式。
[0034]具体而言，目前在实现多处理器的扩展连接时，通常采用独立于处理器的非透明桥设备将不同处理器扩展连接，从而在不同处理器之间进行数据传输时可以进行地址翻译功能。
[0035]如图1的示意，以两个处理器10的扩展连接为例，其中一个为第一处理器，另一个为第二处理器。每个处理器10包括PCIE接口101和主从扩展接口102。两个处理器10之间除了使用PCIE接口101电连接，还通过主从扩展接口102电连接。使用PCIE接口101可用于传输速率要求更高的数据，而通过主从扩展接口102可用于在至少两个处理器10所形成的主从设备之间传输CPU信息、工作状态以及CPU温度等信息。
[0036]此外，需要说明的是，本技术实施例中所使用的处理器10由于内部集成了非透明桥的功能，因此，通过PCIE接口101以及主从扩展接口102进行扩展连接时便可以省去外置的非透明桥设备，通过处理器10自身便可以实现地址翻译功能。将多个处理器10之间直连即可实现连接扩展，不用再依赖更为复杂且成本更高的连接扩展方式。
[0037]并且，基于PCIE接口的定义，可将多处理器系统中任一处理器10的PCIE接口101配置为RC(Root Complex)模式，与该处理器10连接的另一处理器10的PCIE接口101配置为EP(End Point)模式。需要说明的是，在RC模式下，处理器支持配置和I/O事务，也即相应的处理器10作为主处理器；在EP模式下，PCIE控制器接收针对本地内存空间的读写操作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多处理器系统，其特征在于，所述多处理器系统包括至少两个处理器，每个所述处理器包括PCIE接口和主从扩展接口；至少两个所述处理器之间通过所述PCIE接口电连接，且通过所述主从扩展接口电连接；其中，所述处理器集成有非透明桥的功能，所述主从扩展接口用于在至少两个所述处理器所形成的主从设备之间传输低速率的数据信息；至少两个所述处理器中任一所述处理器的PCIE接口配置为RC模式，与该处理器连接的另一处理器的PCIE接口配置为EP模式。2.根据权利要求1所述的系统，其特征在于，所述主从扩展接口包括USB接口和/或I2C接口。3.根据权利要求2所述的系统，其特征在于，所述处理器集成有OTG控制器；当至少两个所述处理器之间通过所述PCIE接口以及所述USB接口电连接时，所述OTG控制器配置所述USB接口一端的处理器为主设备，配置所述USB接口另一端的处理器为从设备。4.根据权利要求2所述的系统，其特征在于，所述处理器集成有I2C控制器；当至少两个所述处理器之间通过所述PCIE接口以及所述I2C接口电连接时，所述I2C控制器配置所述I2C接口以从模式运行。5.根据权利要求1所述的系统，其特征在于，所述多处理器系统包括链式多处理器结构或环式多处理器结构。6.根据权利要求5所述的系统，其特征在于，所述链式多处理器结构包括：主处...

【专利技术属性】
技术研发人员：田社校，
申请(专利权)人：龙芯中科技术股份有限公司，
类型：新型
国别省市：