一种芯片版图制造技术

本发明专利技术提供一种芯片版图，涉及半导体领域，所述芯片版图包括至少一个第一版图，每个所述第一版图具有阵列分布的第一芯片图形、绕设在所述第一芯片图形外侧的第一芯片保护图形，所述第一芯片保护图形包括围设在所述第一芯片图形外侧的第一密封圈以及设置在所述第一密封圈外侧的第一角落虚拟图形，所述第一角落虚拟图形的整体形状为具有倒角的三角形，通过具有倒角的三角形的所述第一角落虚拟图形为作为应力缓冲图形，可以有效降低切割冲击力对角落区域的冲击，降低了角崩风险，提高了芯片在封装过程中的成品良率。片在封装过程中的成品良率。片在封装过程中的成品良率。

【技术实现步骤摘要】
一种芯片版图


[0001]本专利技术涉及半导体领域，尤其涉及一种芯片版图。

技术介绍

[0002]在芯片的版图设置时，通常会在芯片外围设计芯片保护结构，芯片保护结构包括密封圈，所述密封圈就像是芯片的长城一样，从四周环绕包围所述芯片，以防止芯片划片时伤害到芯片的内部电路，还能防止外界灰尘进入芯片内部，以及可以防止潮气从芯片的侧面断口侵入。芯片划片是在密封圈的外侧进行的，而芯片划片时可能有应力作用到芯片内部，设置芯片保护结构可以阻止芯片划片时产生的裂痕损坏到芯片。
[0003]目前，传统的密封圈包括内密封圈、外密封圈和角落虚拟区域。在芯片划片时，角落虚拟区域会经受两次的切割冲击，对于角落虚拟区域释放应力提出了挑战。在版图层面来看，密封圈的版图是一个由diff（有源区）、contact（过孔）、via（通孔）和metal（金属）等layer（层次）按照一定的规则叠加组成的图形。为了减少应力造成的影响，可以在金属层外侧的IMD （金属层之间介电质）中形成金属槽（metal slot），以缓解金属层和IMD之间的应力冲击。由于在切割过程中最先受到应力的金属层是尺寸为4X/6X的金属层（即最顶层的一层、两层或三层金属层），对这些金属层的金属槽在角落虚拟图形区域释放应力的需求以及对密封圈的拐角区域应力冲击提出了挑战。

技术实现思路

[0004]本专利技术的目的在于提供一种芯片版图，可以防止角落虚拟图形区域释放应力过大造成的角崩现象。
[0005]为了解决上述问题，本专利技术提供一种芯片版图，包括至少一个第一版图，每个所述第一版图具有阵列分布的第一芯片图形、绕设在所述第一芯片图形外侧的第一芯片保护图形，所述第一芯片保护图形包括围设在所述第一芯片图形外侧的第一密封圈以及设置在所述第一密封圈外侧的第一角落虚拟图形，所述第一角落虚拟图形的整体形状为具有倒角的三角形。
[0006]可选的，每个所述第一版图还具有设置于相邻所述第一芯片保护图形之间的第一切割道区域图形，所述第一角落虚拟图形设置在相交的两个所述第一切割道区域图形的交点与所述第一密封圈之间。
[0007]可选的，所述第一角落虚拟图形的整体形状为具有倒角的等腰直角三角形，且所述倒角为直线形倒角。
[0008]可选的，所述角落虚拟图形中设置有至少一个镂空图形，所有所述镂空图形平行且间隔设置，所述镂空图形平行于所述第一角落虚拟图形远离所述第一外圈密封圈图形的顶点所正对的边。
[0009]进一步的，所述镂空图形的形状为平行四边形。
[0010]进一步的，位于所述第一角落虚拟图形远离所述第一外圈密封圈图形的顶点所正
对的边一侧的所述镂空图形与所述第一角落虚拟图形远离所述第一外圈密封圈图形的顶点所正对的边之间的间距为1.5μm~3μm；以及所述镂空图形的宽度为1.5μm~3μm。
[0011]可选的，所述第一密封圈由内至外依次包括第一内圈密封圈图形和第一外圈密封圈图形，所述第一芯片图形间隔设置在所述第一内圈密封圈图形内，且所述第一内圈密封圈图形和第一外圈密封圈图形均为具有倒角的矩形环，使得每个所述第一外圈密封圈图形的倒角外侧均设置有一个所述第一角落虚拟图形。
[0012]进一步的，所述第一内圈密封圈图形包括两个平行且正对设置的第一虚拟图形、两个平行且正对设置的第二虚拟图形，以及连接相邻的所述第一虚拟图形和第二虚拟图形的倒角边虚拟图形，其中，所述倒角边虚拟图形与所述第一虚拟图形之间的夹角以及所述倒角边虚拟图形与所述第二虚拟图形之间的夹角相同。
[0013]进一步的，所述第一内圈密封圈图形内侧设置有支架图形，所述支架图形间隔设置在所述第一芯片图形的外侧。
[0014]进一步的，所述支架图形包括第一支架图形，或者，所述支架图形包括第一支架图形和多个第二支架图形；所述第一支架图形间隔设置在所述倒角边虚拟图形的内侧，所述第二支架图形连接所述第一支架图形和倒角边虚拟图形。
[0015]进一步的，所述第一支架图形的形状与所述倒角边虚拟图形的形状相同，且所述第一支架图形平行于所述倒角边虚拟图形，所述第一支架图形的两端分别连接所述第一虚拟图形和第二虚拟图形。
[0016]进一步的，所述第一支架图形的宽度为2μm~4μm，所述第一支架图形与倒角边虚拟图形之间的间距为10μm ~20μm。
[0017]进一步的，所有所述第二支架图形首尾依次衔接，相邻的两个衔接点分别连接所述第一支架图形与倒角边虚拟图形，且相邻的两个第二支架图形之间垂直设置。
[0018]进一步的，所述第二支架图形的宽度为1.2μm ~3μm。
[0019]可选的，所述第一芯片图形包括一层具有金属线条的金属层图形，所述金属线条的宽度为4X或6X。
[0020]与现有技术相比，本专利技术具有以下有益效果：本专利技术提供一种芯片版图，包括至少一个第一版图，每个所述第一版图具有阵列分布的第一芯片图形、绕设在所述第一芯片图形外侧的第一芯片保护图形，所述第一芯片保护图形包括围设在所述第一芯片图形外侧的第一密封圈以及设置在所述第一密封圈外侧的第一角落虚拟图形，所述第一角落虚拟图形的整体形状为具有倒角的三角形，通过具有倒角的三角形的所述第一角落虚拟图形为作为应力缓冲图形，可以有效降低切割冲击力对角落区域的冲击，降低了角崩风险，提高了芯片在封装过程中的成品良率。
[0021]进一步的，通过镂空图形可以进一步的降低切割冲击力对角落区域的冲击，降低了角崩风险，提高了芯片在封装过程中的成品良率。
[0022]进一步的，通过所述支架图形包括第一支架图形，或者，所述支架图形包括第一支架图形和多个第二支架图形；所述第一支架图形间隔设置在所述倒角边虚拟图形的内侧，所述第二支架图形连接所述第一支架图形和倒角边虚拟图形，可以有效地降低切割冲击力
对角落区域的冲击，并进一步的降低切割冲击力对角落区域的冲击，降低了角崩风险，提高了芯片在封装过程中的成品良率。
附图说明
[0023]图1为本专利技术实施例一提供的第一版图的结构示意图；图2为本专利技术实施例一提供的第二版图的结构示意图；图3为本专利技术实施例二提供的第一版图的结构示意图；图4为本专利技术实施例三提供的第一版图的结构示意图。
[0024]附图标记说明：100
‑
第一芯片图形；100
’‑
第二芯片图形；210
‑
第一角落虚拟图形；211
‑
镂空图形；220
‑
第一外圈密封圈图形；230
‑
第一内圈密封圈图形；231
‑
第一虚拟图形；232
‑
第二虚拟图形；233
‑
倒角边虚拟图形；234
‑
第一支架图形；235
‑
第二支架图形；210
’‑
第二角落虚拟图形；220
’‑
第二外圈密封圈图形；230
’‑
第二内圈密封圈图形；300
‑...

【技术保护点】

【技术特征摘要】
1.一种芯片版图，其特征在于，包括至少一个第一版图，每个所述第一版图具有阵列分布的第一芯片图形、绕设在所述第一芯片图形外侧的第一芯片保护图形，所述第一芯片保护图形包括围设在所述第一芯片图形外侧的第一密封圈以及设置在所述第一密封圈外侧的第一角落虚拟图形，所述第一角落虚拟图形的整体形状为具有倒角的三角形。2.如权利要求1所述的芯片版图，其特征在于，每个所述第一版图还具有设置于相邻所述第一芯片保护图形之间的第一切割道区域图形，所述第一角落虚拟图形设置在相交的两个所述第一切割道区域图形的交点与所述第一密封圈之间。3.如权利要求1所述的芯片版图，其特征在于，所述第一角落虚拟图形的整体形状为具有倒角的等腰直角三角形，且所述倒角为直线形倒角。4.如权利要求1所述的芯片版图，其特征在于，所述第一密封圈由内至外依次包括第一内圈密封圈图形和第一外圈密封圈图形，所述角落虚拟图形中设置有至少一个镂空图形，所有所述镂空图形平行且间隔设置，所述镂空图形平行于所述第一角落虚拟图形远离所述第一外圈密封圈图形的顶点所正对的边。5.如权利要求4所述的芯片版图，其特征在于，所述镂空图形的形状为平行四边形。6.如权利要求5所述的芯片版图，其特征在于，位于所述第一角落虚拟图形远离所述第一外圈密封圈图形的顶点所正对的边一侧的所述镂空图形与所述第一角落虚拟图形远离所述第一外圈密封圈图形的顶点所正对的边之间的间距为1.5μm~3μm；以及所述镂空图形的宽度为1.5μm~3μm。7.如权利要求1所述的芯片版图，其特征在于，所述第一密封圈由内至外依次包括第一内圈密封圈图形和第一外圈密封圈图形，所述第一芯片图形间隔设置在所述第一内圈密封圈图形内，且所述第一内圈密封圈图形和第一外圈密封圈图形均为具有倒角的矩形环，使得每个所述第一外圈密封圈图形的倒角外侧均设置有一...

【专利技术属性】
技术研发人员：张振，陈世昌，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：